git://github.com/adream307/signedTest.git. 一直錯誤得以為Verilog中的數據是無符號的。 測試腳本,在QuartusII中成功編譯,且下載在硬件上運行。
確定! 回上一頁