今天要來介紹verilog的表示式以及運算元,verilog的表示式其實剛接觸時蠻令人霧煞煞 ... 上面這行的意思是指定第3到第0個bit的值為7,第7到4個bit為10,也可以這樣寫:
確定! 回上一頁