脚 本:makefile 工 具:vcs 和verdi 文 章:1. 同步FIFO的设计和功能验证(附源码) 2. Verilog的亚稳态现象和跨时钟域处理方法. 2022-05-18 09:51:39.
確定! 回上一頁