你即將離開本站

並前往http://ee.mweda.com/ask/289876.html

verilog里面，三维array可以被综合吗？ - 微波EDA网

写完以后，脚本工具一跑，生成纯verilog代码。比如上面那一堆for循环，还有case语句的时候也可以这么用. 也未必，理论上C/C++你可以定义N维数组实际上超过二维的大都 ...

確定！ 回上一頁

查詢 「Verilog 二維陣列 賦值」的人也找了：

  1. verilog二維陣列初始化
    2.
  2. verilog二維陣列宣告
    3.
  3. verilog array用法
    4.
  4. verilog陣列存取
    5.
  5. Verilog array assign
    6.
  6. verilog陣列歸零
    7.
  7. verilog二維陣列合成
    8.
  8. Verilog 2D array
    9.