而第二篇論文大同大學資訊工程學系(所) 鄭福炯所指導黃昭憲的 合成SystemC程式到同步電路(2010),提出因為有SystemC、有限狀態機、高階合成的重點而找出了verilog case ...
確定! 回上一頁