你即將離開本站

並前往https://mouein.wordpress.com/2006/09/01/re-%E8%AB%8B%E5%95%8Fverilog-%E8%AA%9E%E6%B3%95%E7%9A%84%E6%A6%82%E5%BF%B5/

Re: 請問verilog 語法的概念

小弟最近想自學verilog , 看了一本設計實務的前言裡面提到, : : 設計者可以用transistor model, gate level model, register transfer level

確定！ 回上一頁

查詢 「Verilog自學 PTT」的人也找了：

  1. verilog教學
    2.
  2. verilog聖經ptt
    3.
  3. Verilog PTT
    4.
  4. verilog自學書
    5.
  5. verilog線上課程
    6.
  6. verilog書推薦
    7.
  7. Verilog 書 Dcard
    8.
  8. Verilog 自學 軟體
    9.