VHDL : Perdu dans des problèmes de synchronisation ... sum <= sum+to_integer(unsigned(s_data_out(1)))+to_integer(unsigned(s_data_out(2)))- ...
確定! 回上一頁