所以,對系統層級靜電放電防護而言,應用在半導體製程的積體電路設計防護方法可以整合 ... for transient-induced latchup with bi-polar trigger [CMOS IC reliability].
確定! 回上一頁