[問題] verilog寫RS232的uart TX,RX ... 的設計,用RS232接上FPGA會沒辦法輸入目的是設計給大學部的實驗課程希望能夠成功餵data和輸出簡單為主(個人verilog 是初學者) ...
確定! 回上一頁