你即將離開本站

並前往https://community.acer.com/tw/kb/articles/7637-v246hl-%E4%BD%BF%E7%94%A8vga%E8%BC%B8%E5%85%A5%E8%A8%8A%E8%99%9F%E6%99%82%E5%BB%BA%E8%AD%B0osd%E6%93%8D%E4%BD%9C-reset-%E4%B8%80%E6%AC%A1

V246HL: 使用VGA輸入訊號時建議OSD操作"Reset"一次

因為透過VGA Port 傳送的訊號源為"類比訊號"，當Reset 或Auto Config 一次之後可以避免以下現象發生: 1. ... 若是使用DVI、HDMI 作為輸入訊號源，則不需要操作此步驟。

確定！ 回上一頁

查詢 「Reset 訊號」的人也找了：

  1. 同步reset
    2.
  2. 非同步 clock 和同步 clock 的 優 缺點
    3.
  3. 非同步電路 缺點
    4.
  4. Verilog 同步
    5.
  5. Two flip-flop synchronizer
    6.
  6. Synchronous reset verilog
    7.
  7. Verilog 同步 非同步
    8.
  8. Reset
    9.