你即將離開本站

並前往https://www.cnblogs.com/lvzh/p/16543037.html

RISC-V SBI规范- zivlv - 博客园

Mode, RISC-V, ARM. Userspace, U-Mode, EL0. Kernel, S-Mode, EL1. Hpervisor, HS-Mode, EL2. Machine, M-Mode（OpenSBI）, S-EL3（ATF）. Reference.

確定！ 回上一頁

查詢 「RISC-V OpenSBI」的人也找了：

  1. OpenSBI
    2.
  2. RISC-V Linux
    3.
  3. RISC-V UEFI
    4.
  4. RISC-V FPGA GitHub
    5.
  5. Opensbi github
    6.
  6. RISC-V toolchain Windows
    7.
  7. RISCV toolchain Ubuntu
    8.
  8. Vivado riscv
    9.