A 0.02mm2 Sub-Sampling PLL with Spur Reduction Technique in 90nm CMOS ... 小面積 ； 次取樣 ； 突波降低 ； Phase-locked loop ； current-controlled oscillator ...
確定！ 回上一頁
