你即將離開本站

並前往http://ieeexplore.ieee.org/abstract/document/1358761/

An improved CMOS ring oscillator PLL with less than 4ps ...

This paper describes a low jitter phase-locked-loop (PLL) with a 4/sup th/ order control path, and a dual control voltage ring oscillator.

確定！ 回上一頁

查詢 「Osc PLL」的人也找了：

  1. pll用途
    2.
  2. pll基本原理
    3.
  3. pll介紹
    4.
  4. 鎖相迴路pll
    5.
  5. pll是什麼
    6.
  6. pll鎖不住
    7.
  7. phase lock loop原理
    8.
  8. pll論文
    9.