... 时间后,如果speed2还是低电平,则给计数器result加1,否则不加。主要是防止信号误操作的。 请各位大侠帮忙看看,是顺序有问题,还是哪里... dandanzhou FPGA/CPLD.
確定! 回上一頁