D latch verilog code. D latch verilog code. module D_Latch( input D, input En, output reg Q=1'b0, output wire Qbar=1'b1 ); always@(D or En)
確定! 回上一頁