根據上述圖形我們可以設計出以下的Verilog 程式。 檔案:enLatch.v module latch(input Sbar, Rbar, output Q, Qbar); nand ...
確定! 回上一頁