在verilog设计时,我们应当避免锁存器(Latch) 的产生,下列代码中,会被综合为锁存器的有. ```<br>module modulea(<br> input data,<br> input en ,<br> output reg ...
確定! 回上一頁