你即將離開本站

並前往http://xilinx.eetrend.com/blog/2019/100045571.html

Verilog中generate语句的用法 - 电子创新网赛灵思社区

Verilog-2001中新增了语句generate，通过generate循环，可以产生一个对象（比如一个元件或者是一个模块）的多次例化，为可变尺度的设计提供了 ...

確定！ 回上一頁

查詢 「Generate」的人也找了：

  1. generate中文
    2.
  2. generate verilog用法
    3.
  3. generate用法
    4.
  4. regenerate中文
    5.
  5. Generate
    6.
  6. generate英文
    7.
  7. generate sales中文
    8.
  8. generate名詞
    9.