Verilog code for 1:2 DEMUX. input Din,E,S0; output Y0,Y1; assign Y0 = (E & Din &(~S0)); assign Y1 = (E & Din & S0); endmodule ...
確定! 回上一頁