你即將離開本站

並前往https://zhuanlan.zhihu.com/p/86092368

Chisel（一）初识 - 知乎专栏

是来代替Verilog/SystemVerilog的吗？ Chisel可以简单的理解成高度抽象的、高度参数化的Verilog生成器，利用Scala语言的语法糖，来快速高效的开发硬件 ...

確定！ 回上一頁

查詢 「Chisel vs Verilog」的人也找了：

  1. Chisel language
    2.
  2. Chisel Verilog
    3.
  3. Chisel3
    4.
  4. Chisel book
    5.
  5. FIRRTL
    6.
  6. Chisel RISC-V
    7.
  7. chisel教學
    8.
  8. Chisel wiki
    9.