再比如,Verilog的reg不一定指代寄存器,这常常被新手误解,而Chisel的Reg就是寄存器,没有歧义。SystemVerilog Coding Guidelines: Package import versus ...13- ...
確定! 回上一頁