verilog 串行模块资料集成串行通讯模块设计(硬件电路).zip 00">usb.zip. UART-5(FIFO-8,mcu_data-00">2).zip IICverilog.zip can1.0.zip. 分享时间:2017-03-23.
確定! 回上一頁