你即將離開本站

並前往https://www.airitilibrary.com/Publication/alDetailedMesh?docid=U0017-0610201510311089

Airiti Library華藝線上圖書館_考慮電壓降之零時序差異時脈樹研究

電壓降 ； 零時序差異時脈樹 ； voltage drop ； zero skew clock tree ... 我們提出的演算法是在建置時脈樹時，考慮因電壓降造成clock buffer時序延遲的改變。

確定！ 回上一頁

查詢 「電壓降」的人也找了：

  1. 電壓降計算
    2.
  2. 電壓降原因
    3.
  3. 電壓降改善
    4.
  4. 交流電壓降
    5.
  5. 電壓降 限制
    6.
  6. 電壓降規定
    7.
  7. 電壓降計算excel
    8.
  8. 電壓降量測
    9.