【 D 】 CMOS邏輯族，當VSS電源接地時，其1與0輸入電壓準位分別為(A)3.5V以上，1.5V以下(B)2.0V以上，0.8V以下(C)VDD以上，VSS以下(D)0.7VDD以上，0.3VDD以下.
確定！ 回上一頁
