考題是:設計一個電路,當input偵測到一個rising edge時,output固定輸出二個clock cycle長的pulse,以FSM來完成 ... 主管回信說,二面最好在我去聯發科面試完後再約。
確定! 回上一頁