在未來的CMOS 積體電路(晶片) 中,閘極. 介電質將需要提供等同於二氧化矽層(厚度僅有幾個原子) 電容耦合的電容耦合,以讓通道區的. 長度能夠縮減到10 nm 以下。相較於傳統 ...
確定! 回上一頁