2. AND 閘符號如圖 3 - 7 ( a ) ( b )所示,圖 3 - 7 ( c )為其真值表。(1)當任一輸入為邏輯 0 時,輸出為邏輯 0 。(2)當所有輸入皆為邏輯 1 時,輸出為邏輯 1 。
確定! 回上一頁