對於非同步電路(比如DFF的clk不是同一個訊號),我們需要分析(關心)競爭與冒險 ... 上的差異,導致組合邏輯的輸出端產生一些不必要的0——>1/1——>0變化,出現glitch。
確定! 回上一頁