在Verilog 語法中的陣列(Arrays) 表示法,說明如下: 1) 陣列的內容可以是: 整數、暫存資料以及向量。 2) HDL 只能用於描述一維陣列的表示法,不能描述多維陣列。 3) 陣列是 ...
確定! 回上一頁