CPLD 數位邏輯設計實習6. 信號輸出頻率為: 1 f ≈ (Hz) , ( RVRC 1 ln[ V DD × V DD ] 1 ) + 1 V DD − V T V T 其中V 為CMOS 邏輯閘的臨界觸發電壓T (V ≒ 1/2V ...
確定! 回上一頁