#通訊 #鎖相迴路PLL #鑒頻鑒相器PFD #壓控振盪器VCO

【高頻雜訊，這樣處理就對了！】

鎖相迴路 (PLL) 電路存在於各種高頻應用中，其最基本配置是將參考訊號 (FREF) 相位與可調回饋訊號 (RFIN) F0 的相位進行比較，中有一個在頻域中工作的負反饋控制迴路。當比較結果處於穩態——輸出與誤差檢測器輸入的頻率、相位匹配時，稱為 PLL 被鎖定。典型數位 PLL 電路的第一個基本元件是鑒頻鑒相器 (PFD)，將輸入到 REFIN 的頻率和相位與回饋到 RFIN 的頻率和相位進行比較。

可配置為獨立 PFD (回饋分頻器 N=1) 的 PLL 可與高品質壓控晶體振盪器 (VCXO) 和窄低通濾波器一起使用，以淨化高雜訊 REFIN 時脈。當輸出頻率等於輸入頻率時，PLL 配置最簡單，稱為時脈淨化 PLL，此類應用建議使用窄頻頻寬 (<1kHz) 低通濾波器；而高頻整數 N 分頻架構應使用壓控振盪器 (VCO)，其調諧範圍比 VCXO 更寬，常用於跳頻或擴頻跳頻 (FHSS) 應用。

PLL 的關鍵性能參數是相位雜訊、頻率合成過程中的多餘副產物或雜散頻率 (簡稱雜散)。低通濾波器可減輕這種影響，且頻寬越窄、對雜散頻率的濾波越強。此外，為使頻內雜訊最小，應選擇較低的 N 值；但為使雜散雜訊最小，最好選擇整數 N 值。時脈往往是固定頻率，因此可以選擇頻率以確保 REFIN 頻率恰好是輸入頻率的整數倍，如此能保證 PLL 頻內雜訊最低。

延伸閱讀：
《鎖相迴路 (PLL) 基本原理》
http://compotechasia.com/a/tech_applicati…/…/1122/40472.html
(點擊內文標題即可閱讀全文)

#亞德諾ADI #ADF4002 #ADF4108 #ADF4159 #ADF4356 #ADF5356 #HMC507 #HMC586 #HMC704 #HMC733 #ADIsimPLL

✨👍資通訊領域熱門培訓課程推薦✨👍
【無線射頻晶片技術與次系統設計實務】

本局近期將推出深入淺出的課程講解射頻積體電路與其次系統架構與規格需求、設計原理、模型與設計，包括電晶體、變壓器、balun等關鍵主被動元件，尤著重對於CMOS多層結構之分析，同時說明以各子電路如低雜訊放大器、混波器、壓控振盪器等功能電路設計與完整射頻收發機為講解實例，歡迎踴躍報名參加！

👓開課日期：107/7/7(六)上午9點
🤗⏰課程時數：24小時
🚗上課地點：清華大學創新育成大樓2樓/自強基金會

👩‍🎓課程大綱：
1.射頻收發機架構(Architecture of RF transceiver)
2.射頻積體電路設計中雜訊與線性度的考量(Issues in RFIC Design,
Noise, Linearity)
3.製程技術與主被動元件(Technology and active, passive components)
4.雜訊放大器(low noise amplifier)設計
5.混頻器(mixer)設計
6.壓控振盪器(VCO)設計
7.射頻收發機(RF transceiver)設計

🌍報名連結：https://goo.gl/2eua8p