作者iwillfight (gogo)
看板Tech_Job
標題[請益] Verilog 轉schematic 電路 的軟體
時間Thu Jun 23 21:20:30 2016
Dear 大哥
請問 若有 verilog 檔 , 想要轉成電路圖
請問該使用那種軟體轉 最方便?
thanks
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 49.216.85.111
※ 文章網址: https://www.ptt.cc/bbs/Tech_Job/M.1466688032.A.370.html
推 HardyJJ: 寫信嘛?發錯地方? 06/23 21:32
推 kuliao: fpga軟體都有? 06/23 21:34
→ kclvpc: 合成軟體不知道名字嗎... 06/23 21:41
→ rogergon: 自己寫啊!XD 06/23 21:49
推 saes2005: Design Compiler 06/23 22:23
推 wan8088: Ise ? 06/23 22:28
推 centra: 自己寫難度太高了 06/23 22:33
→ centra: 那DC也不用賣那麼貴了 06/23 22:34
推 StrKO: ISE吧 要合完才看得到gate level 06/23 22:36
→ StrKO: 只是ISE很大包 要載要灌都蠻花時間的XD 06/23 22:36
推 dakkk: 數位轉成電路 大概就是一堆flipflop 看有何意義? 06/23 22:42
推 StrKO: 作報告吧 06/23 22:48
→ tokyoboy: regards 去哪了 06/23 22:59
推 xanter: quartus有RTL VIEW可以看,不過這邊不是給你問這個的 06/23 23:10
推 timandtony: quartus可以轉 06/23 23:36
推 tkhan: word不錯用.. 06/24 08:33
推 tomet: 兩家fpga的軟體 quartus or vivado 選一個唄 06/24 12:59
→ BangDoll320: 怎麼會推薦用 FPGA tool?轉出來都是 LUT,多難看 06/24 13:36
→ nova06091: 小畫家 06/24 15:08
推 book7: 轉成線路圖會更看不懂 學verilog還實際點 06/25 09:44
推 muimio: cadence就有了耶 不過要std cell sch 06/25 14:17
推 yytseng: schematic ? 用verdi 06/26 13:25