雖然這篇pll原理鄉民發文沒有被收入到精華區：在pll原理這個話題中，我們另外找到其它相關的精選爆讚文章
在 pll原理產品中有4篇Facebook貼文，粉絲數超過2萬的網紅COMPOTECHAsia電子與電腦 - 陸克文化，也在其Facebook貼文中提到， #電路設計 #無線通訊 #鎖相迴路PLL 【誰在影響 PLL 非線性效應？】 鎖相迴路 (PLL) 是利用反饋控制原理實現頻率及相位控制，其作用是將電路輸出的訊號與其外部參考訊號保持同步。一款全面且易於使用的 PLL 合成器設計和仿真工具，可模擬所有可能影響 PLL 性能的關鍵非線性效應，包...
鎖相迴路(PLL)電路存在於各種高頻應用中，從簡單的時脈淨化電路到用於高性能無線電通信鏈路的本振(LO)，以及向量網路分析儀(VNA)中的超快開關頻率合成器。本文將參考上述 ...
一個鎖相環(PLL)是一個設計用於同步板子時脈與外部的時脈訊號的電路。鎖相環電路會比較外部訊號與電壓控制的石英震盪器(VCXO)之間的相位，接著會去 ...
什麼叫鎖相環(PLL)？鎖相環的基本原理 ... 它廣泛應用於廣播通信、頻率合成、自動控制及時鐘同步等技術領域。壓控盪器和低通濾波器三個基本電路組成，如圖1 ...
PLL 的關鍵性能參數是相位噪聲、頻率合成過程中的多餘副產物或雜散頻率（簡稱雜散）。對於整數N PLL分頻，雜散頻率由PFD頻率產生。來自電荷泵的漏電流會 ...
2.2 基本原理. 2cos ( 2πfct ). Ackam(t). 混波器. S(t). 本地端振盪器. 低通濾波器 ... 鎖相迴路主要是利用相位頻率偵測器電路比較外部輸入參考訊 out f. PLL.
摘要： 鎖相迴路(PLL)電路存在於各種高頻應用中，從簡單的時脈淨化電路到用於高性能無線電通信鏈路的本振(LO)，以及向量網路分析儀(VNA)中的超快開關頻率合成器。
PLL 與DLL原理、架構、設計與應用如期開班. 上過學員力推講師!把握進修機會! 鎖迴路(Phase-Locked Loop)與延遲鎖定迴路(Delay-Locked Loop)身居類比／混合模式積體電路 ...
今年MAR 9前，PLL的原理我從未了解過，不是我不想學，把電子學教科書ELECTRONIC DEVICES AND CIRCUIT THEORY third edition裏有關PLL的章節逐字推敲也搞不懂（等到搞懂 ...
另一個PFD 輸入則來自N 分頻計數器輸出的回授訊號。在正常情況下，若PLL 為鎖定，兩個訊號的頻率幾乎相同。相位偵測器的輸出是電壓，大小與兩 ...
Phase Locked Loop & Clock Data Recovery Circuit. 組員：蔡尚甫 ... 迴路和時脈回復電路的工作原理，完成 ... 鎖相迴路(Phase Locked Loop ,PLL).
目前我見到的所有晶片中都含有PLL模組，而且一直不知道如何利用PLL對晶振進行倍頻的，這次利用維基百科好好的學習了下PLL的原理。 1. 時鐘與振盪電路. 在 ...
PLL (鎖相環(PhaseLockedLoop))基本組成,主要特點,工作原理, ... PLL(Phase Locked Loop)： 為鎖相迴路或鎖相環，用來統一整合時鐘信號，使高頻器件正常工作，如記憶體 ...
在當今的電路設計，鎖相迴路(PLL)扮演一個關鍵的角色，可從一個低速的週期 ... 環型振盪器基本工作原理是利用奇數組反相器串接回授造成振盪，振盪之週期由.
第一节反馈控制电路简介. 第二节自动增益控制电路（AGC）. 第三节自动频率控制（AFC）电路. 第四节锁相环路(PLL)基本原理. 一、PLL概述. 二、基本锁相环的构成.
基本原理. 锁相环PLL是由一个鉴相器（PD）、低通滤波器（LPF）和压控振荡器（VCO）组成。 锁相环的最基本配置是将参考信号(FR)的相位与可调反馈信号F0 ...
源自> 鎖相迴路（PLL: Phase-locked loops）是一種利用回授（Feedback）控制原理實現的頻率及相位的同步技術，其作用是將電路輸出的時脈與其外部的 ...
PLL (Phase Locked Loop)： 為鎖相迴路或鎖相環，用來統一整合時鐘信號，使高頻器件正常工作 ... Controlled Oscillator）三部分組成，鎖相環組成的原理框圖如圖1所示:.
而單晶片鎖相迴路（PLL）更有助於發展高性能和低成本的電子系統。雖然在不同製程和應用中鎖相迴路的設計有相當的差異，但是它的基本觀念從那時發明後幾乎沒有改變過。
而根據實際的系統組態，業者經常運用多組PLL元件置入「時脈樹」的拓樸組態中，並針對系統的遠端區域進行時脈散佈與同步化作業。最基本的原理就是藉著高 ...
PLL 的主要原理，基本是一種類似運算放大器般的負回授電子電路結構，如圖1所示，PLL主要有兩個輸入端，分別是〈參考輸入頻率盪晶體作為基準參考，與〈回饋 ...
工作原理. 鎖相環是一種反饋電路，其作用是使得電路上的時鐘和某一外部時鐘的相位同步。PLL通過比較外部信號的相位和由壓控晶振(VCXO)的相位來實現同步的，在比較的 ...
PLL ，Phase Locked Loop，锁相环，它的作用是得出正弦波的相位和角速度（区别于芯片硬件上的倍频器）。为弄清PLL的原理，先来点先导知识：旋转矢量与 ...
鎖相迴路(PLL) 基本原理鎖相迴路(PLL) 電路存在於各種高頻應用中，從簡單的時脈淨化電路到用於高性能無線電通信鏈路的本振(LO)，以及向量網路分析儀(VNA) 中的超快開關 ...
点击蓝字进入亚德诺半导体，然后右上角“设为星标”吧~ 锁相环(PLL)电路存在于各种高频应用中，从简单的时钟净化电路到用于高性能无线电通信链路的本 ...
PLL 和DLL 技術都有這樣的功能，最主要的差異是PLL 電路中掛一個VCO(Voltage Control Oscillator 電壓控制振盪器) 推進buffer；而DLL 將input clock ...
锁相环英文名称PLL（PhaseLockedLoop），中文名称相位锁栓回路，现在简单介绍一下锁相环的工作原理。锁相环通常由鉴相器（PD）、环路滤波器（LF）和压 ...
锁相环路是一种反馈控制电路，简称锁相环（PLL,Phase-Locked Loop）。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。
時鐘和資料恢復(CDR)電路原理——基于PLL. 作者：夏風喃喃在光通信系統中，光接識訓 接收并放大的資料流是不同步而且有噪聲的， 為了后續處理，定時 ...
教學目標了解鎖相迴路(Phase Lock Loop，PLL) 的原理與特性。 EE of NIU Chih-Cheng Tseng.
基本信息中文名：PLL 英文名：Phase Locked Loop 在ARM數據手冊中PLL叫做倍頻器，顧名思義它可以把 ... 鎖相環路(PLL)8.1.1基本鎖相環的構成8.1.2鎖相環的基本原理.
鎖相環原理： 各部分： OSC：穩定的輸入頻率（晶振） R Divider：R分頻器 ... PLL2可以用內置VCO，也可以使用外置PLL芯片（如LMX2582），內置VCO輸出 ...
第1 章PLL 工作原理與電路構成(PLL 與頻率合成技術簡介). □. 1.1 PLL 電路的基本工作原理. □. 1.2 PLL 電路以及頻率合成器的構成. □. 1.3 PLL 頻率合成器的信路精準 ...
锁相环路是一种反馈控制电路，简称锁相环（PLL,Phase-Locked Loop）。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。因锁相环可以实现 ...
1、PLL的原理PLL - PHASE-LOCKED LOOP 中文称锁相环, 它的基本作用是把频率锁定在一个固定的期望值，它由压控振荡器VCO、鉴相器PD、分频器、电荷泵和 ...
PLL 鎖相環的基本結構及工作原理. 2020-12-19 電子產品世界. PLL（Phase Locked Loop）： 爲鎖相迴路或鎖相環，用來統一整合時脈訊號，使高頻器件正常工作，如內存的存 ...
時脈產生器在系統中的應用越來越廣泛，鎖相迴路(Phase-locked loop，PLL) ... 壓控制延遲線(VCDL)及低通濾波器(LPF)，這些基本電路的電路特性和基本原理.
PLL 相位鎖定迴路應用技術 · <em>PLL</em>相位鎖定<em>迴路應用<. 陳連春編譯- 建興出版社 ，1989-01-01 出版. 內容簡介. 9789579496049 - 最後更新2007-06-16 看簡介 ...
鎖相迴路(PLL)基本原理| 设计资源| 亚德诺半导体- Analog Devices就本文而言，我們僅考慮ADI公司ADF4xxx系列PLL所實現的經典數位PLL架構。
什么是PLL？ 锁相环(PLL) 是一种反馈电路，旨在允许一个电路板将其板上时钟相位与外部时序信号同步。 PLL 电路的工作原理是将外部信号的相位与压控晶体振荡器(VCXO) ...
4. 實際中的跳頻和穩定時間測量. 前面的章節描述了跳頻的基本原理以及對這些訊號的實際測量要求。 本節介紹使用R＆S FSWP 相位雜訊. 分析儀對跳頻訊號進行測量，並顯示RF ...
本文档的主要内容详细介绍的是锁相环PLL的原理与应用的详细资料说明包括了：第一部分：锁相环基本原理，一、锁相环基本组成，二、鉴相器（PD）phase ...
... Sixth Ed PLL PLL PN Matlab code PLL 锁相环的ADS 仿真 PLL_FAQ_V1.2 PLL上课讲义 PLL原理讲义 PLL电子教案 PLL电路设计与制作 PLL资料、关于锁相环分类、应用、 ...
PLL 會使鎖相放大器中內含的內部參考震盪器(internaleference oscillator)與外來的參考信號鎖相，並產生一頻率為ωref，，相位為δref的參考信號。由於PLL 是動態追蹤( ...
接著，又介紹了鎖相環( pll ) 的原理。 3. With comprehensive improvement of transponder including structural adjustment to lna ; optimization of (phase locked ...
鎖相迴路(PLL) 基本原理鎖相迴路(PLL) 電路存在於各種高頻應用中，從簡單的時脈淨化電路到用於高性能無線電通信鏈路的本振(LO)，以及向量網路分析儀(VNA) 中的超快開關 ...
書名：鎖相環（PLL）電路設計與應用，語言：簡體中文，ISBN：9787030165282，頁數：281， ... 第l章PLL工作原理與電路構成 ... 1.2 PLL電路以及頻率合成器的構成
pll 倍頻原理，大家都在找解答第1頁。 , PLL(锁相环)电路原理- CSDN博客锁相环PLL（Phase Locked Loop）PLL的电路原理在... 由上图我们可以看到，PLL倍频电路通常由一下 ...
PLL 就是Phase-locked loop,鎖相環。在許多場合，我們需要獲得一個和輸入信號或者載波同頻同相的本地信號，這就要用到PLL，它是當前頻率合成常用手段之 ...
PLL 鎖相環的基本結構及工作原理-PLL（Phase Locked Loop）： 為鎖相回路或鎖相環，用來統一整合時脈訊號，使高頻器件正常工作，如內存的存取資料等。PLL用于振蕩器中的反饋 ...
鎖相環(PLL)電路存在於各種高頻應用中，從簡單的時鐘淨化電路到用於高效能無線電通訊鏈路的本振(LO)，以及向量網路分析儀(VNA)中的超……
要設計一個像類比的鎖相迴路(PLL)及電壓控制振盪器(VCO) 則較為. 複雜。而VCO 是利用輸入電壓來改變VCO ... 本原理並了，並模擬實驗。實作構架如下. 圖(五) 實作構架.
锁相环pll原理时钟产生方法Zhandoushi的专栏Csdn博客. 图文并茂版pll的基本原理常用型号及应用频率. Related. 台糖量販 · 各銀行匯率 · Scu 大學 ...
PLL 的原理PLL PHASE LOCKED LOOP 中文稱鎖相環, 它的基本作用是把頻率鎖定在一個固定的期望值，它由壓控振盪器VCO 鑒相器PD 分頻器電荷泵和低通濾波器 ...
So a digital phase locked loop is employed to track the transducer ... 可利用鎖相迴路的原理，改變驅動頻率，使電壓電流的相位差為零。 共振點. 反共振點.
PLL 的操作原理（2）. 如图所示，输出的800MHz通过1/100的分频器就能反馈8MHz的频率，这时再和能和能保持稳定输出8MHz的振晶输入作比较就能得到正确的 ...
pll 原理. 但我可以簡單的解釋，使高頻器件正常工作，PLL〉這個部分。鎖相迴路發展至今已有幾十年的歷史了，我們還將舉例說明PLL在通信系統中的用途。
內容說明有：PLL有關之動作原理與理論上的分析、PLL頻率合成器的種類與特徵、主要電路的解說，最後以FM/AM 無線電接收機用的PLL 頻率合成器LSI為例加以敘述，淺顯易 ...
手机锁相环的工作原理PLL的结构和工作原理, ... PLL电路在启动时处于“失锁”状态，这时，VCO分频后的输出频率与参考信号的频率无关。 在PLL环路处于失 ...
PLL 就是Phase-locked loop,锁相环。在许多场合，我们需要获得一个和输入信号或者载波同频同相的本地信号，这就要用到PLL，它是当前频率合成常用手段之一。
锁相环(PLL)电路存在于各种高频应用中，从简单的时钟净化电路到用于高性能无线电通信链路的本振(LO)，以及矢量网络分析仪(VNA)中的超快开关频率合成器 ...
PLL原理 与设计要点 ... PLL就是Phase-locked loop,锁相环。 ... 信号或者载波同频同相的本地信号，这就要用到PLL，它是当前频率合成常用手段之一。
锁相环（PLL）是一种典型的反馈控制系统，其工作原理：是检测输入信号和输出信号的相位差，并将检测出的相位差信号通过鉴相器（PD）转换成电压信号 ...
主要包括PLL原理、DLL原理和DCM原理，应用可能只会简单说一说，具体以 ... 根据图1，当系统使用PLL来生成高于输入的频率时， VCO会以角频率ωO振荡。
锁相环路是一种反馈控制电路，简称锁相环（PLL,Phase-Locked Loop）。锁相环的特点是：利用外部输入的参考 ... 锁相环(PLL)的工作原理（转载）_myth's blog-程序员资料.
锁相环（PLL）原理（讲稿）. 2017-05-16 11:26:44作者：郝铭1704我要评论. 什么是锁相环（PLL）电路锁相环(phase-locked loop)为电器设备中使频率振荡器；振荡频率稳定 ...
本论文中所要介绍的应用在PLL基础上对LC谐振频率进行测试的原理和方法具有快速，高精度和不受温度变化的影响，并且还具有测试方法简单的特点。
当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。PLL工作原理框图如下 ...
PLL (Phase Locked Loop)： 为锁相回路或锁相环，用来统一整合时钟信号，使高频器件正常 ... Controlled Oscillator）三部分组成，锁相环组成的原理框图如图1所示:.
書名：PLL 電路設計及應用，ISBN：9572155261，作者：宋國明，出版社：全華， ... 本書主要介紹鎖相迴路(PLL)電路的設計與應用，內容包括PLL工作原理與電路構成、PLL ...
而相位鎖定部份先解說與舉例其原理和用途， PLL 在實際上電路產品的運用範圍很廣範，比如電視的TUNER 選台器，而選台器是一種什麼樣的設計和原理?!
基本原理. 锁相环PLL是由一个鉴相器（PD）、低通滤波器（LPF）和压控振荡器（VCO）组成。 锁相环的最基本配置是将参考信号(FR)的相位与可调反馈信号F0的相位进行比较， ...
PLL (鎖相環)電路原理及設計,.PLL(鎖相環)電路原理及設計在通信機等所使用的振蕩電路，其所要求的頻率範圍要廣，且頻率的穩定度要高。無論多好的LC振蕩電路， ...
MT-086 指南锁相环(PLL)基本原理锁相环基本结构锁相环是一种反馈系统，其中电压控制振荡器(VCO)和相位比较器相互连接，使得振荡器可以相对于参考信号维持恒定的相位 ...
锁相环（phase locked loop），顾名思义，就是锁定相位的环路。学过自动控制原理的人都知道，这是一种典型的反馈控制电路，利用外部输入的参考信号 ...
等通訊或消費電子IC都可看到他們的身影，VCO，とは，電子上的PLL原理慢慢地延伸到其他的應用範圍，以及矢量網絡分析儀(VNA)中的超快開關頻率合成器。
一、概念定义锁相环(phase locked loop)是一种利用相位同步产生的电压，去调谐压控振荡器以产生目标频率的负反馈控制系统。学过自动控制原理的人都 ...
PLL ，Phase Locked Loop，锁相环，它的作用是得出正弦波的相位和角速度（区别于芯片硬件上的倍频器）。为弄清PLL的原理，先来点先导知识：旋转矢量与 ...
锁相环路是一种反馈控制电路，简称锁相环（PLL,Phase-LockedLoop）。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。因锁相环可以实现输出 ...
锁相环(PLL)电路的设计与应用，内容包括PLL工作原理与电路构成、PLL电路的传输 ... 实用的PLL频率合成器的设计与制作、可编程分频器的种类与工作原理以及电压控制振荡 ...
pll charge pump原理,迴路和時脈回復電路的工作原理，完成... 鎖相迴路(Phase Locked Loop ,PLL) ... 4. 鎖相迴路. 1.鎖相迴路之架構. FVCO. Fref. Fback. Charge.
有关PLL FoM 的定义将在文末附录中给出，其含义为积分抖动和功耗的平衡度，值越低表示该PLL 综合性能越好。由于篇幅关系，有关Subsampling PLL 的基本原理 ...
這裡,鎖相迴路PLL(Phase Lock Loop)是可以將參考信號的相位及頻率鎖定的模組. 由此可以再產生出兩個與參考信號頻率相同但是相位相差90度的參考信號.
PLL 锁相环的基本结构及工作原理-PLL（Phase Locked Loop）： 为锁相回路或锁相环，用来统一整合时脉讯号，使高频器件正常工作，如内存的存取资料等。
鎖相迴路(PLL) 基本原理 ... 鎖相迴路(PLL) 電路存在於各種高頻應用中，從簡單的時脈淨化電路到用於高性能無線電通信鏈路的本振(LO)，以及向量網路分析儀( ...
锁相环（PLL: Phase-locked loop）是一种利用反馈（Feedback）控制原理实现的频率及相位的同步技术，其作用是将电路输出的时钟与其外部的参考时钟保持 ...
PLL : Phase Lock Loop. 2. 工作原理：. （1）PLL：PLL由三部分组成。鉴相器，环路滤波器，压控振荡器(VCO)组成。鉴相器接收参考时钟输入和输出时钟的 ...
本文将介绍PLL 锁相环设计，从锁相环原理角度介绍PLL 锁定和VCO Vtune 电压的关系，介绍芯片. 内部逻辑如何保证Vtune 电压在高低温情况下仍能保证环路锁定。
... 还要具有失锁检测功能；2、这个失锁检测电路，主要通过检测PFD的两个输入clock，来判断当PLL失锁时，是由于PFD的哪... PLL失锁检测的原理（不是 ...
上述這個線路中油兩個NOR gate交叉組成的相位比較器稱做Edge-Triggered phase detector,它是相位比較器的一種;其工作原理參看圖3-1,它是由R-S flip-flop所 ...
有那些? 14/12/2004 · PLL原理新一代時脈產生器架構中最主要的核心，少不了相位鎖定迴路〈Phase Locked Loop ...
锁相环（phase locked loop），顾名思义，就是锁定相位的环路。学过自动控制原理的人都知道，这是一种典型的反馈控制电路，利用外部输入的参考信号 ...
教學目標. 了解鎖相迴路(Phase Lock Loop, PLL) 的原理與特性。. 教學大綱. 了解自由振盪頻率、捕獲範圍及鎖住 ...
圖1：整數分頻PLL的基礎架構原理圖。 使用三分頻模組來趨近K值：參考分頻器(Q)、反饋分頻器(P)、輸出分頻器(N)。我們可以看出，在這種類型的頻率合成 ...
dq-PLL 具有原理简单，响应速度快等优点，但. 在动态过程中频率超调比较严重，系统稳定性差。 1.2 αβ-PLL 锁相环. 1.2.1 αβ-PLL 原理. Page 3 ...
Set HCLK, PCLK1 & PCLK2 accordingly; Disable PLL. pdf), Text File (. ... 时钟乘以一个系数后输出时钟，可以百度pll原理。 pll的输入3种选择： ①、plli = hsi /2.
pll原理 在 COMPOTECHAsia電子與電腦 - 陸克文化 Facebook 的最讚貼文
#電路設計 #無線通訊 #鎖相迴路PLL
【誰在影響 PLL 非線性效應？】
鎖相迴路 (PLL) 是利用反饋控制原理實現頻率及相位控制，其作用是將電路輸出的訊號與其外部參考訊號保持同步。一款全面且易於使用的 PLL 合成器設計和仿真工具，可模擬所有可能影響 PLL 性能的關鍵非線性效應，包括：相位雜訊、N 次分數雜散和防反彈 (anti-backlash) 脈衝，適用於無線基地台、局域網 (LAN)、手機、寬頻無線接入、衛星等。
延伸閱讀：
《ADIsimPLL》
https://www.analog.com/en/design-center/adisimpll.html?ADICID=BNAD_AP_P325602-ADIsimPLL_489571532-296745391-6366906-146524327#
#亞德諾ADI #ADIsimPLL
pll原理 在 COMPOTECHAsia電子與電腦 - 陸克文化 Facebook 的最佳解答
#通訊 #鎖相迴路PLL #鑒頻鑒相器PFD #壓控振盪器VCO
【高頻雜訊，這樣處理就對了！】
鎖相迴路 (PLL) 電路存在於各種高頻應用中，其最基本配置是將參考訊號 (FREF) 相位與可調回饋訊號 (RFIN) F0 的相位進行比較，中有一個在頻域中工作的負反饋控制迴路。當比較結果處於穩態——輸出與誤差檢測器輸入的頻率、相位匹配時，稱為 PLL 被鎖定。典型數位 PLL 電路的第一個基本元件是鑒頻鑒相器 (PFD)，將輸入到 REFIN 的頻率和相位與回饋到 RFIN 的頻率和相位進行比較。
可配置為獨立 PFD (回饋分頻器 N=1) 的 PLL 可與高品質壓控晶體振盪器 (VCXO) 和窄低通濾波器一起使用，以淨化高雜訊 REFIN 時脈。當輸出頻率等於輸入頻率時，PLL 配置最簡單，稱為時脈淨化 PLL，此類應用建議使用窄頻頻寬 (<1kHz) 低通濾波器；而高頻整數 N 分頻架構應使用壓控振盪器 (VCO)，其調諧範圍比 VCXO 更寬，常用於跳頻或擴頻跳頻 (FHSS) 應用。
PLL 的關鍵性能參數是相位雜訊、頻率合成過程中的多餘副產物或雜散頻率 (簡稱雜散)。低通濾波器可減輕這種影響，且頻寬越窄、對雜散頻率的濾波越強。此外，為使頻內雜訊最小，應選擇較低的 N 值；但為使雜散雜訊最小，最好選擇整數 N 值。時脈往往是固定頻率，因此可以選擇頻率以確保 REFIN 頻率恰好是輸入頻率的整數倍，如此能保證 PLL 頻內雜訊最低。
延伸閱讀：
《鎖相迴路 (PLL) 基本原理》
http://compotechasia.com/a/tech_applicati…/…/1122/40472.html
(點擊內文標題即可閱讀全文)
#亞德諾ADI #ADF4002 #ADF4108 #ADF4159 #ADF4356 #ADF5356 #HMC507 #HMC586 #HMC704 #HMC733 #ADIsimPLL
pll原理 在 物理治療師臨床治療手記 Facebook 的最佳貼文
47. 2015中秋出任務：頸椎，腰椎椎間盤突出
MRI影像經由患者本人同意，提供在此與大家學習分享
我們先從腰椎的部分看起，從MRI的影像顯示，此人的腰椎第五節與薦椎第一節的椎間盤有嚴重的突出，藉由MRI成像的特性可以得知，椎間盤的髓核已經被擠出到椎間盤本體之外，在圖一中可以看到椎間盤與脊髓神經之間有一個明顯的亮點，亮點的周邊有一片黑色的線條，此即為脊椎骨的後縱韌帶（PLL，如圖二所示）。
患者因為長時間需要抱小孩，或是彎腰將小孩從嬰兒床抱起，所以在彎腰的動作長時間累積壓力之下，將椎間盤擠壓出來。讓我們復習一下簡單的物理學槓桿原理（如圖三與四），當彎腰拿取重物時，腰椎是支點，重物是抗力點，腰部肌肉收縮腰部挺直是施力點，此種槓桿原理永遠是費力，但是省時。結果就是費力造成後續腰椎出現狀況的主因。
治療的過程，首先還是放鬆腰椎周邊緊繃的肌肉群，然後施作Mckenzie's exercise的push up動作，一節一節腰椎慢慢做，由此來恢復腰椎的關節活動度，施作完畢之後可以按壓腰椎，明顯的感受到腰椎恢復彈性和活動度。此次將椎間盤推擠回去的徒手治療方式在使用Cyriax's手法後，療效稍不明顯，患者還是有些微腰痛的感覺，反而操作Mckenzie's flexion rotation with movement的手法之後（類似圖五與六的動作），患者的腰痛有明顯的改善，由此去推斷，椎間盤突出的部位相當的偏向外側。治療完畢之後，交代患者每次要從嬰兒床抱起小孩時，要記得先穿上腰部的護具，給予腰部適當的支撐之後再做動作，以減少腰部的持續性，累積性的傷害。
圖七與八為國外研究文獻的數據顯示，要傳達的意思就是腰椎在人體不同的動作之下所承受的壓力大小，中英對照應該就更清楚明白。
＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊
接下來我們看頸椎的部分（圖九），一樣是同一位患者喔！我本人都覺得替這位患者捏把冷汗！由頸椎的MRI可以明顯的看到此患者的頸椎骨並不是正常的前凸曲度，而是反常的向後凸。因此可以從影像中看出頸椎從三，四，五，六，七節開始就一路呈現後凸的弧度，並且頸椎椎間盤是有突出的症狀。
患者本身自己覺得並沒有明顯得上肢麻痺或痠痛的症狀，症狀只集中在肩頸和肩胛部位。她自己也不知道這是怎麼造成的，只能推估是以前讀書太認真加上現在也認真的當低頭族吧！
治療的過程也是從頸部肌肉開始做放鬆的處置，從枕骨下肌群開始放鬆，再來是頸椎兩側的肌肉群，最後是兩側肩膀的上斜方肌和肩胛內側的提肩胛肌和大小菱形肌。放鬆完畢之後，開始施作頸椎由後往前的關節鬆動，動作輕緩的施行，然後請患者坐著觀察頸椎後側的弧度，可以從視覺上明顯的看到原本有輕微後凸的頸椎，已經恢復的平直的狀態，但是在此強調，平直不是一個好的姿勢喔！最後交代患者回家要做頸椎關節復位鬆動的運動（如圖十與十一），操作時雙手相扣，扶在頸椎後方，給頸椎一個向前的推力，力量不用過大，如用彈性帶或毛巾操作就如圖十一，雙手擺放好之後，頸部就做向後仰的動作，原理跟腰椎的push up很類似，可以一節一節做，也可以一次兩三節一起做調整。患者在指導之下操作後，可以看到頸椎的弧度又改善了。希望下次再遇到此患者時，可以看到更良好的進展。
以上是今年的中秋節出任務，真是獲益良多！