雖然這篇integration半導體鄉民發文沒有被收入到精華區：在integration半導體這個話題中，我們另外找到其它相關的精選爆讚文章
在 integration半導體產品中有20篇Facebook貼文，粉絲數超過4萬的網紅SEMI 國際半導體產業協會，也在其Facebook貼文中提到， 【當後摩爾時代來臨，不可不知的先進封裝技術：異質整合與SoIC】 大家還記得上週 #異質整合 的介紹嗎？我們提到隨著科技新興應用的發展以及晶片微縮愈加困難，具備高度晶片整合能力的異質整合晶片設計創新與封裝技術應運而生。而在異質整合概念下， #先進封裝技術不僅成為延續摩爾定律的突破點，更將主導未...
同時也有10000部Youtube影片，追蹤數超過2,910的網紅コバにゃんチャンネル，也在其Youtube影片中提到，...
「integration半導體」的推薦目錄
- 關於integration半導體 在 職涯療癒烏蘇拉｜天賦探詢｜轉職救星｜職涯諮詢｜面試模擬 Instagram 的最佳解答
- 關於integration半導體 在 SEMI 國際半導體產業協會 Facebook 的最佳貼文
- 關於integration半導體 在 SEMI 國際半導體產業協會 Facebook 的最讚貼文
- 關於integration半導體 在 台灣物聯網實驗室 IOT Labs Facebook 的最讚貼文
- 關於integration半導體 在 コバにゃんチャンネル Youtube 的最讚貼文
- 關於integration半導體 在 大象中醫 Youtube 的最讚貼文
- 關於integration半導體 在 大象中醫 Youtube 的最佳貼文
integration半導體 在 職涯療癒烏蘇拉｜天賦探詢｜轉職救星｜職涯諮詢｜面試模擬 Instagram 的最佳解答
2021-08-18 21:23:52
這次是特別針對上次大家的問答票選製作的貼文 這次的問題是 如果想要轉換跑道 進入傳產或科技業 通常面試會問什麼方向的問題？ 再開始之前 要先說明 我相信很多人其實都沒有搞懂這些產業背後 到底真正包含了什麼產業 但是在不清楚產業內容的狀況下 針對面試官的詢問 或是規劃自己的生涯發展 其實都很不利...
-
integration半導體 在 コバにゃんチャンネル Youtube 的最讚貼文
2021-10-01 13:19:08![post-title]()
-
integration半導體 在 大象中醫 Youtube 的最讚貼文
2021-10-01 13:10:45![post-title]()
-
integration半導體 在 大象中醫 Youtube 的最佳貼文
2021-10-01 13:09:56![post-title]()
integration半導體 在 SEMI 國際半導體產業協會 Facebook 的最佳貼文
【當後摩爾時代來臨，不可不知的先進封裝技術：異質整合與SoIC】
大家還記得上週 #異質整合 的介紹嗎？我們提到隨著科技新興應用的發展以及晶片微縮愈加困難，具備高度晶片整合能力的異質整合晶片設計創新與封裝技術應運而生。而在異質整合概念下， #先進封裝技術不僅成為延續摩爾定律的突破點，更將主導未來半導體產業的發展，而圍繞先進封裝的卡位戰也正悄悄展開。
今天，我們將向大家複習異質整合概念，並延伸介紹當前最熱門的先進封裝技術：
▍異質整合技術（Heterogeneous Integration，HI），將多個不同性質電子元件整合！
異質整合技術的核心概念，是將不同的半導體元件整合至同個封裝當中，這些不同的半導體元件包含記憶體、影像感測器、電源管理和微機電元件等等。異質整合技術能夠提供更強的功能，並改善運作的品質。
▍系統整合晶片封裝技術(SoIC)，讓晶片組體積小、功能強、更省電！
面對晶片微縮的趨勢，台積電運用SoIC 3D堆疊技術，將處理器、記憶體、感測器等數種不同晶片堆疊、連結在一起，讓晶片組體積縮小、功能變強，功耗更小。
👇點擊下方圖片，了解更多！
異質整合已是半導體產業發展趨勢，從今年起，我們正式將SEMICON Taiwan 年度最重要的半導體先進封裝技術論壇「SiP 系統級封測國際高峰論壇」升級為「異質整合國際高峰論壇」✨我們將在論壇中深度探討異質整合如何驅動新興未來的技術與應用市場發展🚀
為了讓大家更加了解其他封裝技術，下週緊接著介紹「SiP封裝技術與載板(Substrate)技術」，敬請期待！
#SEMI
#先進封裝
#異質整合
integration半導體 在 SEMI 國際半導體產業協會 Facebook 的最讚貼文
【SEMICON Taiwan 2021快報📢異質整合高峰論壇 正式登場】
5G與AI引爆各種新興科技應用，當晶片的效能、耗能、尺寸及成本相繼成為中高階應用共同面臨的挑戰時，具備高度晶片整合能力的異質整合(Heterogeneous Integration)晶片設計創新與封裝技術，被視為後摩爾時代下延續半導體產業發展的動能💪
#晶片微縮愈加困難，異質整合由此而生
簡單來說，就是當晶片已經無法再越做越小，異質整合技術剛好是救星，透過將不同功能晶片整合在一起，可以達到體積不變、功能卻變大的效果，成為半導體產業突破摩爾定律的關鍵。
SEMI看好此趨勢👨💻，從今年起，正式將 SEMICON Taiwan 年度最重要的半導體先進封裝技術論壇「SiP 系統級封測國際高峰論壇」升級為【異質整合高峰論壇】✨
深度探討異質整合如何驅動新興未來的技術與應用市場發展
一起來期待一下吧！今年的異質整合高峰論壇會用甚麼嶄新的面貌登場呢？
#點選圖片看更完整異質整合介紹
去年先進封裝技術論壇精彩回顧👉https://lihi1.com/OTGxX
integration半導體 在 台灣物聯網實驗室 IOT Labs Facebook 的最讚貼文
軟體吞噬硬體的 AI 時代，晶片跟不上演算法的進化要怎麼辦？
作者 品玩 | 發布日期 2021 年 02 月 23 日 8:00 |
身為 AI 時代的幕後英雄，晶片業正經歷漸進持續的變化。
2008 年之後，深度學習演算法逐漸興起，各種神經網絡滲透到手機、App 和物聯網。同時摩爾定律卻逐漸放緩。摩爾定律雖然叫定律，但不是物理定律或自然定律，而是半導體業發展的觀察或預測，內容為：單晶片整合度（積體電路中晶體管的密度）每 2 年（也有 18 個月之說）翻倍，帶來性能每 2 年提高 1 倍。
保證摩爾定律的前提，是晶片製程進步。經常能在新聞看到的 28 奈米、14 奈米、7 奈米、5 奈米，指的就是製程，數字越小製程越先進。隨著製程的演進，特別進入10 奈米後，逐漸逼近物理極限，難度越發增加，晶片全流程設計成本大幅增加，每代較上一代至少增加 30%~50%。
這就導致 AI 對算力需求的增長速度，遠超過通用處理器算力的增長速度。據 OpenAI 測算，從 2012 年開始，全球 AI 所用的演算量呈現等比級數增長，平均每 3.4 個月便會翻 1 倍，通用處理器算力每 18 個月至 2 年才翻 1 倍。
當通用處理器算力跟不上 AI 演算法發展，針對 AI 演算的專用處理器便誕生了，也就是常說的「AI 晶片」。目前 AI 晶片的技術內涵豐富，從架構創新到先進封裝，再到模擬大腦，都影響 AI 晶片走向。這些變化的背後，都有共同主題：以更低功耗，產生更高性能。
更靈活
2017 年圖靈獎頒給電腦架構兩位先驅 David Petterson 和 John Hennessy。2018 年圖靈獎演講時，他們聚焦於架構創新主題，指出演算體系結構正迎來新的黃金 10 年。正如他們所判斷，AI 晶片不斷出現新架構，比如英國 Graphcore 的 IPU──迥異於 CPU 和 GPU 的 AI 專用智慧處理器，已逐漸被業界認可，並 Graphcore 也獲得微軟和三星的戰略投資支援。
名為 CGRA 的架構在學界和工業界正受到越來越多關注。CGRA 全稱 Coarse Grained Reconfigurable Array（粗顆粒可重構陣列），是「可重構計算」理念的落地產物。
據《可重構計算：軟體可定義的計算引擎》一文介紹，理念最早出現在 1960 年代，由加州大學洛杉磯分校的 Estrin 提出。由於太過超前時代，直到 40 年後才獲得系統性研究。加州大學柏克萊分校的 DeHon 等將可重構計算定義為具以下特徵的體系結構：製造後晶片功能仍可客製，形成加速特定任務的硬體功能；演算功能的實現，主要依靠任務到晶片的空間映射。
簡言之，可重構晶片強調靈活性，製造後仍可透過程式語言調整，適應新演算法。形成高度對比的是 ASIC（application-specific integrated circuit，專用積體電路）。ASIC 晶片雖然性能高，卻缺乏靈活性，往往是針對單一應用或演算法設計，難以相容新演算法。
2017 年，美國國防部高級研究計劃局（Defence Advanced Research Projects Agency，DARPA）提出電子產業復興計劃（Electronics Resurgence Initiative，ERI），任務之一就是「軟體定義晶片」，打造接近 ASIC 性能、同時不犧牲靈活性。
照重構時的顆粒分別，可重構晶片可分為 CGRA 和 FPGA（field-programmable gate array，現場可程式語言邏輯門陣列）。FPGA 在業界有一定規模應用，如微軟將 FPGA 晶片帶入大型資料中心，用於加速 Bing 搜索引擎，驗證 FPGA 靈活性和演算法可更新性。但 FPGA 有局限性，不僅性能和 ASIC 有較大差距，且重程式語言門檻比較高。
CGRA 由於實現原理差異，比 FPGA 能做到更底層程式的重新設計，面積效率、能量效率和重構時間都更有優勢。可說 CGRA 同時整合通用處理器的靈活性和 ASIC 的高性能。
隨著 AI 演算逐漸從雲端下放到邊緣端和 IoT 設備，不僅演算法多樣性日益增強，晶片更零碎化，且保證低功耗的同時，也要求高性能。在這種場景下，高能效高靈活性的 CGRA 大有用武之地。
由於結構不統一、程式語言和編譯工具不成熟、易用性不夠友善，CGRA 未被業界廣泛使用，但已可看到一些嘗試。早在 2016 年，英特爾便將 CGRA 納入 Xeon 處理器。三星也曾嘗試將 CGRA 整合到 8K 電視和 Exynos 晶片。
中國清微智慧 2019 年 6 月量產全球首款 CGRA 語音晶片 TX210，同年 9 月又發表全球首款 CGRA 多模態晶片 TX510。這家公司脫胎於清華大學魏少軍教授起頭的可重構計算研究團隊，從 2006 年起就進行相關研究。據芯東西 2020 年 11 月報導，語音晶片 TX210 已出貨數百萬顆，多模組晶片 TX510 在 11 月也出貨 10 萬顆以上，主要客戶為智慧門鎖、安防和臉部支付相關廠商。
先進封裝上位
如開篇提到，由於製程逼近物理極限，摩爾定律逐漸放緩。同時 AI 演算法的進步，對算力需求增長迅猛，逼迫晶片業在先進製程之外探索新方向，之一便是先進封裝。
「在大數據和認知計算時代，先進封裝技術正在發揮比以往更大的作用。AI 發展對高效能、高吞吐量互連的需求，正透過先進封裝技術加速發展來滿足。 」世界第三大晶圓代工廠格羅方德平台首席技術專家 John Pellerin 聲明表示。
先進封裝是相對於傳統封裝的技術。封裝是晶片製造的最後一步：將製作好的晶片器件放入外殼，並與外界器件相連。傳統封裝的封裝效率低，有很大改良空間，而先進封裝技術致力提高整合密度。
先進封裝有很多技術分支，其中 Chiplet（小晶片／芯粒）是最近 2 年的大熱門。所謂「小晶片」，是相對傳統晶片製造方法而言。傳統晶片製造方法，是在同一塊矽晶片上，用同一種製程打造晶片。Chiplet 是將一塊完整晶片的複雜功能分解，儲存、計算和訊號處理等功能模組化成裸晶片（Die）。這些裸晶片可用不同製程製造，甚至可是不同公司提供。透過連接介面相接後，就形成一個 Chiplet 晶片網路。
據壁仞科技研究院唐杉分析，Chiplet 歷史更久且更準確的技術詞彙應該是異構整合（Heterogeneous Integration）。總體來說，此技術趨勢較清晰明確，且第一階段 Chiplet 形態技術較成熟，除了成本較高，很多高端晶片已經在用。
如 HBM 儲存器成為 Chiplet 技術早期成功應用的典型代表。AMD 在 Zen2 架構晶片使用 Chiplet 思路，CPU 用的是 7 奈米製程，I/O 使用 14 奈米製程，與完全由 7 奈米打造的晶片相比成本約低 50%。英特爾也推出基於 Chiplet 技術的 Agilex FPGA 系列產品。
不過，Chiplet 技術仍面臨諸多挑戰，最重要之一是互連介面標準。互連介面重要嗎？如果是在大公司內部，比如英特爾或 AMD，有專用協議和封閉系統，在不同裸晶片間連接問題不大。但不同公司和系統互連，同時保證高頻寬、低延遲和每比特低功耗，互連介面就非常重要了。
2017 年，DARPA 推出 CHIPS 戰略計劃（通用異構整合和 IP 重用戰略），試圖打造開放連接協議。但 DARPA 的缺點是，側重國防相關計畫，晶片數量不大，與真正商用場景有差距。因此一些晶片業公司成立組織「ODSA（開放領域特定架構）工作組」，透過制定開放的互連介面，為 Chiplet 的發展掃清障礙。
另闢蹊徑
除了在現有框架內做架構和製造創新，還有研究人員試圖跳出電腦現行的范紐曼型架構，開發真正模擬人腦的計算模式。
范紐曼架構，數據計算和儲存分開進行。RAM 存取速度往往嚴重落後處理器的計算速度，造成「記憶體牆」問題。且傳統電腦需要透過總線，連續在處理器和儲存器之間更新，導致晶片大部分功耗都消耗於讀寫數據，不是算術邏輯單元，又衍生出「功耗牆」問題。人腦則沒有「記憶體牆」和「功耗牆」問題，處理訊息和儲存一體，計算和記憶可同時進行。
另一方面，推動 AI 發展的深度神經網路，雖然名稱有「神經網路」四字，但實際上跟人腦神經網路運作機制相差甚遠。1,000 億個神經元，透過 100 萬億個神經突觸連接，使人腦能以非常低功耗（約 20 瓦）同步記憶、演算、推理和計算。相比之下，目前的深度神經網路，不僅需大規模資料訓練，運行時還要消耗極大能量。
因此如何讓 AI 像人腦一樣工作，一直是學界和業界積極探索的課題。1980 年代後期，加州理工學院教授卡弗·米德（Carver Mead）提出神經形態工程學的概念。經過多年發展，業界和學界對神經形態晶片的摸索逐漸成形。
軟體方面，稱為第三代人工神經網路的「脈衝神經網路」（Spike Neural Network，SNN）應運而生。這種網路以脈衝信號為載體，更接近人腦的運作方式。硬體方面，大型機構和公司研發相應的脈衝神經網路處理器。
早在 2008 年，DARPA 就發起計畫──神經形態自適應塑膠可擴展電子系統（Systems of Neuromorphic Adaptive Plastic Scalable Electronics，簡稱 SyNAPSE，正好是「突觸」之意），希望開發出低功耗的電子神經形態電腦。
IBM Research 成為 SyNAPSE 計畫的合作方之一。2014 年發表論文展示最新成果──TrueNorth。這個類腦計算晶片擁有 100 萬個神經元，能以每秒 30 幀的速度輸入 400×240pixel 的影片，功耗僅 63 毫瓦，比范紐曼架構電腦有質的飛躍。
英特爾 2017 年展示名為 Loihi 的神經形態晶片，包含超過 20 億個晶體管、13 萬個人工神經元和 1.3 億個突觸，比一般訓練系統所需的通用計算效率高 1 千倍。2020 年 3 月，研究人員甚至在 Loihi 做到嗅覺辨識。這成果可應用於診斷疾病、檢測武器和爆炸物及立即發現麻醉劑、煙霧和一氧化碳氣味等場景。
中國清華大學類腦計算研究中心的施路平教授團隊，開發針對人工通用智慧的「天機」晶片，同時支持脈衝神經網路和深度神經網路。2019 年 8 月 1 日，天機成為中國第一款登上《Nature》雜誌封面的晶片。
儘管已有零星研究成果，但總體來說，脈衝神經網路和處理器仍是研究領域的方向之一，沒有在業界大規模應用，主要是因為基礎演算法還沒有關鍵性突破，達不到業界標準，且成本較高。
附圖：▲ 不同製程節點的晶片設計製造成本。（Source：ICBank）
▲ 可重構計算架構與現有主流計算架構在能量效率和靈活性對比。（Source：中國科學）
▲ 異構整合成示意動畫。（Source：IC 智庫）
▲ 通用處理器的典型操作耗能。（Source：中國科學）
資料來源：https://technews.tw/2021/02/23/what-to-do-if-the-chip-cannot-keep-up-with-the-evolution-of-the-algorithm/?fbclid=IwAR0Z-nVQb96jnhAFWuGGXNyUMt2sdgmyum8VVp8eD_aDOYrn2qCr7nxxn6I