為什麼這篇ddr5延遲ptt鄉民發文收入到精華區：因為在ddr5延遲ptt這個討論話題中，有許多相關的文章在討論，這篇最有參考價值！作者wahaha99 (此方不可長)看板PC_Shopping標題[閒聊] RAM的延遲越來越高後....
現在DDR5要來了
然後 隨著每次改版
頻寬越來越大、但延遲也越來越高
問題就來了
雖然L2/L3也越來越大
但會不會有這種應用
在未來無法克服、反而變成新系統效能不足的狀況?
好比說即時資料採集/分析系統?
或是遊戲內物件/事件多到一定程度後、
因為延遲反而導致TPS下降?
有沒有專業懂行的可以說說看 @@
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 118.169.39.129 (臺灣)
※ 文章網址: https://www.ptt.cc/bbs/PC_Shopping/M.1634140211.A.A31.html
※ 編輯: wahaha99 (118.169.39.129 臺灣), 10/13/2021 23:51:26
→ DickRyan : google一下，很快的 49.216.6.64 10/13 23:57
很多事情要研發人員才會知道你問google沒卵用
→ commandoEX : cl值上昇, 但頻率也上去了，其實反220.143.233.127 10/13 23:58
→ commandoEX : 應時間沒降多少（這邊是說jedec訂220.143.233.127 10/13 23:58
→ commandoEX : 的標準）220.143.233.127 10/13 23:58
? 實際上, 反應時間上去了※ 編輯: wahaha99 (118.169.39.129 臺灣), 10/14/2021 00:03:22
推 ltytw : 跑個分看看 新手都看頻寬 125.224.95.46 10/14 00:11
→ a0091206 : 我也好奇這問題 頻率的上升剛好抵 59.126.31.147 10/14 00:21
→ a0091206 : 銷延遲嗎？ 59.126.31.147 10/14 00:21
→ necsynx : TPS是什麼 27.242.163.211 10/14 00:30
→ WFSGT : TPS ? 1.200.113.30 10/14 00:30
Tick per second指遊戲內計時機制
推 mindstack31 : 從DDR1問到DDR5 ? 223.140.108.40 10/14 00:32
→ mindstack31 : 反過來看，如果不是義務，為何研發 223.140.108.40 10/14 00:34
→ mindstack31 : 人員告訴你這些know how又或者是說 223.140.108.40 10/14 00:34
→ mindstack31 : 一般user 需要了解嗎？ 223.140.108.40 10/14 00:34
你要是知道但不想回答
也沒人逼你說啊?
→ commandoEX : DDR2 800 CL5跟DDR4 3200 CL20哪個220.143.233.127 10/14 00:34
→ commandoEX : 反應快呢?220.143.233.127 10/14 00:34
→ WFSGT : 好奇原PO有電類基礎嗎? 有的話應該 1.200.113.30 10/14 00:36
→ WFSGT : 應該不太會這樣問吧 1.200.113.30 10/14 00:36
不然要怎麼問→ commandoEX : DDR2 800 CL5/6 DDR3 1600 CL10/11220.143.233.127 10/14 00:40
→ commandoEX : DDR4 3200 CL20/22，延遲真的增加了220.143.233.127 10/14 00:41
→ commandoEX : 嗎?220.143.233.127 10/14 00:41
好資料可是我記得每次改版後總延遲也是上升的?
推 kqalea : In-Memory Computation 了解一下 114.37.193.75 10/14 00:43
→ WFSGT : 再怎麼需要即時的系統 終究還是要 1.200.113.30 10/14 00:43
→ WFSGT : 需要處理的資訊量,你只嚴格討論延遲 1.200.113.30 10/14 00:43
→ WFSGT : 顯然沒什麼意義 1.200.113.30 10/14 00:43
→ aegis43210 : 以內顯來說，頻寬重要多了，DDR5的 123.204.5.102 10/14 00:44
→ aegis43210 : 普及應該會讓i皇和蘇媽再加強內顯 123.204.5.102 10/14 00:44
推 kqalea : 頻寬=匯流排寬度×匯流排頻率 114.37.193.75 10/14 00:49
→ kqalea : 所以理論上延遲越少頻率越高 114.37.193.75 10/14 00:49
→ kqalea : 頻寬也會變高啦 114.37.193.75 10/14 00:50
→ kqalea : 記憶體牆短時間應該無法被客服 114.37.193.75 10/14 00:52
推 kqalea : 但比起克服微縮的物理限制還是很有 114.37.193.75 10/14 00:55
→ kqalea : 希望的 114.37.193.75 10/14 00:55
→ justicebb : 資訊量極小時會變慢沒錯，資訊量極 123.110.159.35 10/14 01:04
→ justicebb : 大時只看頻寬就行了 123.110.159.35 10/14 01:04
→ justicebb : 基本上除非邏輯寫成單io再跑，不然 123.110.159.35 10/14 01:18
→ justicebb : 整體上是快的 123.110.159.35 10/14 01:18
嗯 我就是指這種比較極端的狀況推 IhateOGC : 像我16G用不完的人來說怎樣才算多 27.52.167.209 10/14 01:26
→ IhateOGC : 呢？@@ 27.52.167.209 10/14 01:26
推 destiny3952 : 不是看人 看程式的吧= = 114.45.171.198 10/14 02:04
→ sachialanlus: 你就想頻率變成兩倍 cycle數也兩倍 220.142.69.191 10/14 02:16
→ sachialanlus: 會怎樣 220.142.69.191 10/14 02:16
推 menchian : 你只看到延遲，卻忽略了每次延遲能 125.224.2.242 10/14 02:23
→ menchian : 處理的資料量，最極端的例子就是顯 125.224.2.242 10/14 02:23
→ menchian : 卡應用的從DDR變種的GDDR 125.224.2.242 10/14 02:23
→ menchian : 不過記憶體控制器的性能也有影響就 125.224.2.242 10/14 02:26
→ menchian : 是了，像當初AMD K8+DDR400能打到in 125.224.2.242 10/14 02:26
→ menchian : tel P4+DDR2-667一樣 125.224.2.242 10/14 02:26
※ 編輯: wahaha99 (118.169.39.129 臺灣), 10/14/2021 03:36:05推 leo0519 : 我建議 Intel amd 都給我把線程數 1.200.31.174 10/14 04:35
→ leo0519 : 拉高十倍 windows 每個程式通通給 1.200.31.174 10/14 04:35
→ leo0519 : 我平行 用 thread 數來 latency h 1.200.31.174 10/14 04:35
→ leo0519 : iding 1.200.31.174 10/14 04:35
推 labbat : F1賽車跟大卡車 49.217.75.58 10/14 04:56
推 a1379 : 延遲不跟頻寬一起看沒意義啊 223.138.1.246 10/14 07:01
→ a1379 : 而且現在頻率可以彌補CL變大 223.138.1.246 10/14 07:02
→ soulgem : 趨勢變了啊... 顯卡吃多少電, CPU? 140.112.30.35 10/14 07:24
→ soulgem : 組整機效能的平衡早就歪掉了 140.112.30.35 10/14 07:24
→ soulgem : 當顯卡吃兩三四百瓦, CPU 還是65/95 140.112.30.35 10/14 07:25
→ flipflap : CPU是快樂表 核心多隨便燒都破250W 114.44.226.225 10/14 07:57
→ flipflap : 真的有人以為頂規CPU只吃95W/125W? 114.44.226.225 10/14 07:57
→ tactics2100 : 想cpu只吃95w 非常簡單 像我9600k 42.72.129.120 10/14 08:49
→ tactics2100 : 配H310 cpu只插一個4pin 整機含顯卡 42.72.129.120 10/14 08:49
→ tactics2100 : 不到75w 42.72.129.120 10/14 08:49
推 chrisdar : DDR3-1333 1.50ns * CL9 = 13.50ns 211.75.195.103 10/14 08:57
→ chrisdar : DDR4-2666 0.75ns * CL18 = 13.50ns 211.75.195.103 10/14 08:57
→ chrisdar : 沒變阿.... 211.75.195.103 10/14 08:58
→ chrisdar : 你要維持一樣的數據就買 DDR5-5333 211.75.195.103 10/14 08:58
→ chrisdar : CL36 不就好了 211.75.195.103 10/14 08:59
我會這樣問也是因為看到有人說
DDR5這次即使這樣 總延遲還是會上升
推 wsc47621 : 原來這樣算，長姿勢了 101.9.97.41 10/14 09:15
→ wsc47621 : 所以6400，CL32就表示普及了 101.9.97.41 10/14 09:16
推 delaluna : 應該是說 每一代規格剛出來的時候 42.73.100.7 10/14 10:05
→ delaluna : 延遲 (CL/Freq) 都會輸給上一代的 42.73.100.7 10/14 10:05
→ delaluna : 完全體 42.73.100.7 10/14 10:05
→ delaluna : 但是這樣的比較本來就不公平 42.73.100.7 10/14 10:07
→ delaluna : 拿同樣剛出的 或拿同樣成熟完全體 42.73.100.7 10/14 10:07
→ delaluna : 來比 延遲基本上就沒甚麼差了 42.73.100.7 10/14 10:07
→ tactics2100 : 芝奇一開始就接近完全體 42.72.129.120 10/14 10:13
推 E6300 : 坐等DDR5-7200 CL16,1G 10 42.77.24.29 10/14 10:19
→ E6300 : 0台幣 42.77.24.29 10/14 10:19
推 kidd232 : CL16絕對等不到吧XD 118.163.21.97 10/14 10:46
推 Litfal : 要大量資訊量極小、非常分散的io外 110.26.197.147 10/14 11:02
→ Litfal : 加算量低才會造成瓶頸 110.26.197.147 10/14 11:02
推 k5648550577 : 頻率=法術威力，延遲CL=詠唱時間，223.138.170.215 10/14 11:19
→ k5648550577 : 可以這樣理解嗎？223.138.170.215 10/14 11:19
推 ma721 : 但一次處理更多啊 39.10.40.25 10/14 11:28
推 aegis43210 : 頻率是法力量，頻寬才是法術威力 123.204.5.102 10/14 11:48
→ jasonkey123 : ddr初代到ddr5延遲一直升 118.169.5.248 10/14 11:49
→ jasonkey123 : 整體效能還是增蠻多的 118.169.5.248 10/14 11:50
推 StepZero2One: 真的需要即時的系統會從OS著手 101.137.40.198 10/14 11:52
推 cozax : CL是時脈週期延遲 單看這個沒辦法223.138.161.110 10/14 11:54
→ cozax : 看出延遲時間啊 還要計入時脈速度223.138.161.110 10/14 11:54
→ cozax : 才能得到理論的延遲時間 時脈速度223.138.161.110 10/14 11:54
→ cozax : 越高當然可以壓低延遲時間 實際應223.138.161.110 10/14 11:54
→ cozax : 用上影響不大223.138.161.110 10/14 11:54
→ StepZero2One: 影響比記憶體這幾奈秒的差距大多了 101.137.40.198 10/14 11:54
※ 編輯: wahaha99 (118.169.39.129 臺灣), 10/14/2021 12:14:01推 wonder007 : 寫組語可能會有感覺吧 203.66.246.9 10/14 14:32
推 dustlike : 一般應用去RAM抓資料通常都是連續一 61.219.126.91 10/14 14:38
→ dustlike : 坨的 很難有感 61.219.126.91 10/14 14:38
推 horb : 一次傳送更多的資料。等同延遲降低 42.73.177.40 10/14 14:48
→ wonder007 : CL只是個次數單位 表示要等幾個週期 203.66.246.9 10/14 14:56
→ wonder007 : 但是週期已經大幅度的縮短 203.66.246.9 10/14 14:57
→ wonder007 : 如上面算的DDR5-5333已經沒等比較久 203.66.246.9 10/14 14:58
→ wonder007 : 等的時間一樣 但上車之後傳的更快 203.66.246.9 10/14 14:59
→ wonder007 : 這樣就只有優勢沒有劣勢了 203.66.246.9 10/14 14:59
推 leegogo : 上面推文就算給你看了 為什麼還要說 111.242.32.103 10/14 15:47
→ leegogo : 變慢 111.242.32.103 10/14 15:47
推 RIFF : 1.很久以前 記得看過有人測i-ram 4K 111.235.212.56 10/14 16:04
→ RIFF : IOPS 111.235.212.56 10/14 16:04
→ RIFF : 2.延遲 20年來進步超級少 所以cache 111.235.212.56 10/14 16:05
→ RIFF : 越來越大 cache功耗也越大 111.235.212.56 10/14 16:05
推 RIFF : 若cache小 就可以塞更多CPU核心 111.235.212.56 10/14 16:08
→ RIFF : cache問題其實比ram延遲問題更大 111.235.212.56 10/14 16:09
→ RIFF : cache大 是在彌補ram延遲的問題 111.235.212.56 10/14 16:10
→ RIFF : 照這趨勢 以後cache佔面積 會是 111.235.212.56 10/14 16:11
→ RIFF : CPU的幾倍大 也浪費了die 111.235.212.56 10/14 16:11
→ RIFF : 大die比小die要難作很多 111.235.212.56 10/14 16:12
→ RIFF : 3.覺得是商業考量: 111.235.212.56 10/14 16:13
→ RIFF : PC與SERVER使用相同的RAM技術-- 111.235.212.56 10/14 16:13
→ RIFF : 這是有問題的 111.235.212.56 10/14 16:14
→ RIFF : 可能有些大型的Server或資料中心 111.235.212.56 10/14 16:14
→ RIFF : 他們期望這種高延遲大容量RAM規格 111.235.212.56 10/14 16:15
→ RIFF : 所以他們定下了RAM規範 111.235.212.56 10/14 16:15
→ RIFF : 然後把這種RAM 拿給PC將就著用 111.235.212.56 10/14 16:16
→ RIFF : 其實PC需要低延遲RAM 減少CACHE 111.235.212.56 10/14 16:17
→ RIFF : cache ram太多層 讓能效降很低 111.235.212.56 10/14 16:19
→ RIFF : 平板行動裝置現已大舉挑戰NB了 111.235.212.56 10/14 16:20
→ RIFF : (APPLE M1) 覺得ARM下一步關鍵是 111.235.212.56 10/14 16:21
→ RIFF : 開發更有效率的記憶體架構 111.235.212.56 10/14 16:23
→ RIFF : 這樣在能效上 能顯勝X86 NB 111.235.212.56 10/14 16:23
→ delaluna : 樓上的說法不太認同 在消費級市場 42.73.100.7 10/14 16:26
→ delaluna : 大多是需要更強的單核心 42.73.100.7 10/14 16:27
→ delaluna : 而不是更多核心 42.73.100.7 10/14 16:27
→ delaluna : cache面積大這件事沒什麼不對的 42.73.100.7 10/14 16:28
→ delaluna : 而且DRAM再怎麼特化 延遲也永遠不 42.73.100.7 10/14 16:29
→ delaluna : 可能跟cache相提並論 42.73.100.7 10/14 16:29
推 nasa01 : 感覺一般用途影響不大223.136.216.166 10/14 18:01
推 iq1000x : 你的作業是奈秒級別的嗎 39.11.36.87 10/14 18:09
→ iq1000x : 還是被A黑帶風向把延遲看得比整理效 39.11.36.87 10/14 18:10
→ iq1000x : 率重要 39.11.36.87 10/14 18:10
→ leolarrel : 我對"消費級市場大多需要強的單核心 203.75.190.55 10/14 18:35
→ leolarrel : "這句話不表認同 203.75.190.55 10/14 18:35
→ a85139138 : 應該説遊戲市場才對。 42.72.170.223 10/14 19:26
→ sachialanlus: 建議樓上可以把cache關掉試看看 220.142.69.191 10/14 19:41
→ sachialanlus: 會認為memory hierarchy是浪費的應 220.142.69.191 10/14 19:50
→ sachialanlus: 該要去讀計組 另外其實你也可以直接 220.142.69.191 10/14 19:50
→ sachialanlus: 客製用sram去當ram來統一memory架構 220.142.69.191 10/14 19:50
→ sachialanlus: 但除你之外的一般人應該買不起 220.142.69.191 10/14 19:50
→ SPDY : 其實不一定只靠SRAM就超貴 1.171.222.47 10/14 20:03
→ SPDY : 有些MCU裡面就依靠那幾十bytes空間 1.171.222.47 10/14 20:03
→ SPDY : 會貴貴貴是PC要數GB才堪用這鐵定貴 1.171.222.47 10/14 20:03
→ SUCKERKING : 吹M1的很多反而不知道M1優勢是什麼180.177.105.177 10/14 22:54