為什麼這篇cmos電壓準位鄉民發文收入到精華區：因為在cmos電壓準位這個討論話題中，有許多相關的文章在討論，這篇最有參考價值！作者woko (孤.獨.一.痕)看板Electronics標題[問題] VIH/VIL的定義?時間T...
請教一下
最近看到一個數位電路的轉態電壓的規格描述如下
Minimal Input High-level : VIH(min.)=0.7*VDD
Maximun Input Low-level : VIL(max.)=0.3*VDD
以VIH(min.)而言,這個規格是指
"輸入訊號在超過0.7*VDD以上才能轉High"
還是
"輸入訊號在低於0.7*VDD以前就必須轉High"
就VIL(max.)而言,規格的描述是指
"輸入訊號在低於0.3*VDD以下才能轉Low"
還是
"輸入訊號在高於0.3*VDD以前就必須轉Low"
網路上有查一些資料
不過看了還是有些灰薩薩
麻煩有相關經驗的先進不吝告知
謝謝~~
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 60.250.207.217 (臺灣)
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1646321548.A.BD8.html
→ a86692472: 最低被承認為 logic high 的電壓為 0.7*VDD 03/04 00:24
→ a86692472: 最高被承認為 logic low 的電壓為 0.3*VDD 03/04 00:25
推 mmonkeyboyy: 就是0.3~0.7那段 不知道算什麼訊號這樣 03/04 00:25
→ Schottky: 原PO的描述方式怪怪的，3F的說法比較精確 03/04 02:18
→ Schottky: 0.7以上判定為high，0.3以下判定為low，中間未定義 03/04 02:19
推 hongsiangfu: 3樓+1 03/04 07:29
→ dsplab: 就CMOS的邏輯準位 03/04 08:08
→ samm3320: 這個定義好像沒有很一定是0.3 0.7 03/04 09:06
推 hongsiangfu: 規格書保證>0.7與<0.3的行為,中間屬未定義的區間 03/04 09:09
推 p20162: 那區間是遲滯 該區間狀態由上個狀態而訂 所以不會去定義 03/04 17:48
推 Schottky: 數字是多少看製程和設計而定，依該IC規格書為準 03/04 18:01
→ Schottky: 為了和其他 IC 相容，CMOS 準位大多設定成這樣沒錯 03/04 18:05
推 Max112358: 看過inv transfer curve斜率為-1的定義 03/05 17:58
推 a12349221: 每間製程廠的定義都不同，從90/10到70/30都有 03/05 23:20
推 deathcustom: 斜率定為-1的意思是大信號考慮，不是小信號頻率響應 03/11 11:16
推 smart55: 請問為啥-1？ 03/13 12:27
推 mmonkeyboyy: 那是vlsi level才會看 03/14 01:18
→ mmonkeyboyy: 就標準ic而言 就是那幾個ttl cmos等標準 03/14 01:19
→ mmonkeyboyy: 拿來看noise margin用的 03/14 01:19
→ mmonkeyboyy: 沒有什麼定義不一樣 那些都是標準定義@_@~ 03/14 01:19