#嵌入式系統 #現場可編程邏輯閘陣列FPGA #微控制器MCU #數位訊號處理器DSP #軟體開發套件SDK #汽車電子 #先進駕駛輔助系統ADAS #毫米波mmWave #網路單晶片NoC

【ASIC FPGA Ｘ SoC SDK＝？】

智慧應用不斷推陳出新，最初被用於概念驗證 (PoC) 的現場可編程邏輯閘陣列 (FPGA)，地位亦不可同日而語。近幾年來在一個電路板上，FPGA 可作為中央處理器 (CPU)、圖形處理器 (GPU) 或微控制器 (MCU) 的加速引擎或協作處理器，然而如今的 FPGA，擔當主控的能力可毫不遜色！5G 通訊、自動駕駛、感測器融合 (Sensors Fusion) 演算法演進極快、且效率要求高，FPGA 憑藉配置靈活特性、加上安謀 (Arm) 強力生態的助攻，FPGA 隱然有升格主角之勢。

標榜「ASIC 等級的 FPGA」可解決系統流量擴充、延遲率與晶片互連的瓶頸，其運算效能更媲美專用晶片。擁有可加速 C / C++ 系統級設計和高階合成 (HLS) 完整函式庫的「SoC 等級的設計套件」，則允許在開發 Arm-based 處理器的同時，經由 FPGA 為密集運算自動加速，號稱較硬體加速的 C/C++ 演算法提升百倍效能，相較於 RTL (暫存器傳遞語言) 設計流程可讓系統驗證和建置時間加速百倍。此外，「異構多重處理」架構特別深受智能攝影機＆邊緣人工智慧 (AI) 的青睞。

延伸閱讀：
《不只是加速協作！FPGA 展露大將之風》
http://compotechasia.com/a/feature/2019/1111/43277.html
(點擊內文標題即可閱讀全文)

#賽靈思Xilinx #Zynq-7000 #VivadoHLx #UltraScale #Vivado #VersalACAP #Vitis

【小編推薦課程】透過實作讓身體學習還是最快!

Day1上什麼😮❓

1⃣ FPGA晶片架構介紹

2⃣ Vivado設計軟體合成流程

3⃣ Vivado設計軟體實現靜態時序分析

🔸實驗一：Vivado軟體設計流程

4⃣ Vivado設計軟體實現IP整合

5⃣ Vivado設計軟體設計條件約束

🔸實驗二：IP整合設計

6⃣ Vivado設計軟體硬體調適(Debugging)

🔸實驗三：硬體調適

✨Xilinx賽靈思-FPGA實作開發課程✨

因應AIoT、5G、深度學習及邊緣運算熱潮，資策會首次與全球領導大廠Xilinx賽靈思合作FPGA實作課程，邀請具Xilinx FPGA開發經驗專業講師講授，提供您進入FPGA最佳管道。

🗓課程日期：
108年10月18日(五)、10月25日(五) 9:00~16:00，總計12小時
🛎小班實作教學：首波僅限12位
政府補助自費僅4,500元
經濟部工業局中堅企業員工自費僅2,700元
📝我要報名：https://www.iei.org.tw/new/news.php?id=53

交通大學王毓駒教授實驗室誠徵研究助理
--
應徵條件:
1. 電機、電子、通訊、資工相關科系學士以上學歷
2. 尤其歡迎準備出國念書需要研究經歷的畢業生
工作內容描述:
1. 雷達數位信號處理演算法開發
2. 使用Xilinx Vivado HLS進行演算法開發、模擬及驗證.
3. 詳細工作內容當面討論
專業知識要求:
1. 信號數位處理(曾修過DSP或類似的課程)
2. 熟悉Matlab與C/C++
3. (Optional) 熟悉Verilog
工作時間:
至少六個月，希望可以盡快開始。
工作地點:
* 台北(台灣大學) or 新竹(交通大學)
薪水
* 可議 (國科會研究助理薪水標準底薪 + bonus)。
* bonus每月為底薪0-100%為原則。
* 視專案進度決定。特殊表現不在此限。
聯絡方式：
檢附個人履歷，將電子檔寄至 ywang@faculty.nctu.edu.tw