[爆卦]Verilog for 迴圈是什麼？優點缺點精華區懶人包

為什麼這篇Verilog for 迴圈鄉民發文收入到精華區：因為在Verilog for 迴圈這個討論話題中，有許多相關的文章在討論，這篇最有參考價值！作者bw51 (路人甲)看板Electronics標題[問題] verilog for loop?時...

作者bw51 (路人甲)

看板Electronics

標題[問題] verilog for loop?

時間Mon Jul 7 22:46:48 2014

問題:

由於需要access大量的資料,需要使用 for loop

for loop 使用 synchronous reset 寫法可以 synthesis

而使用 asynchronous reset 寫法無法 synthesis

如何改寫 asynchronous reset的寫法讓他可以合成(必須使用asynchronous flip-flop)

input [63:0] data_in [8191:0];
reg[63:0]data[8191:0];

Synchronous reset:
always_ff@(posedge clk)
for(i=0;i<8192;i=i+1)
if(!rst_n)
data[i] <= 0;
else if(en)
data[i] <= data_in;

Asynchronous reset:
always_ff@(posedge clk or negedge rst_n)
for(i=0;i<8192;i=i+1)
if(!rst_n)
data[i] <= 0;
else if(en)
data[i] <= data_in[i];

--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 118.160.196.206
※ 文章網址: http://www.ptt.cc/bbs/Electronics/M.1404744412.A.D83.html
※ 編輯: bw51 (118.160.196.206), 07/07/2014 22:49:22

→ michael6172:可以不要把verilog當C code寫嗎？請善用FSM and coun 07/08 13:22

→ michael6172:ter 07/08 13:22

推 illl:systemverilog不能這樣寫嗎？ 07/08 15:26

→ bw51:這跟c code 有什麼關係? sv 支援的語法 07/08 17:25

→ bw51:重點是怎麼改寫成可以合成? 07/08 17:27

推 illl:1for放在if,else裡會有差嗎？雖然我覺得應該沒差 07/08 17:37

你的意思是指?
Asynchronous reset:
always_ff@(posedge clk or negedge rst_n)
if(!rst_n)
for(i=0;i<8192;i=i+1)
begin
data[i] <= 0;
end
else if(en)
for(i=0;i<8192;i=i+1)
begin
data[i] <= data_in[i];
end

推 kameng:這樣寫有點奇怪你整個data[0..8191]都會是 data_in / 0 07/08 17:45

我知道你的意思,我把data_in換成array了
※ 編輯: bw51 (118.160.196.206), 07/08/2014 20:12:03

推 bxxl:不能直接寫 data=data_in, 整個array assign過去嗎? 07/08 21:18

推 wju1230:用genvar和generate 把for移到always外面 07/09 00:32

推 tkhan:請千萬別進這一行.. 07/10 11:00

推 idioyao:w大是對的, generate就是為了你這種情況而生的 07/12 11:59

推 storier: for loop放到if內就行，會用for loop的只有兩種人 12/24 22:30

→ storier: 高手跟新手 12/24 22:30

→ storier: generate會在verdi產生一堆gen block 12/24 22:31

→ storier: 除非是要instance module 逼不得已才用 12/24 22:32

[爆卦]Verilog for 迴圈是什麼？優點缺點精華區懶人包

為什麼這篇Verilog for 迴圈鄉民發文收入到精華區：因為在Verilog for 迴圈這個討論話題中，有許多相關的文章在討論，這篇最有參考價值！作者bw51 (路人甲)看板Electronics標題[問題] verilog for loop?時...

你可能也想看看

搜尋相關網站

#1[Day6]for loop - iT 邦幫忙::一起幫忙解決難題，拯救IT 人的一天

#24.7 Verilog 循环语句 - 菜鸟教程

#3[ Verilog Tutorial ] 行為模型的敘述: always, if/else, case 與for ...

#4Verilog for Loop - ChipVerify

#5[問題] verilog for loop? - 看板Electronics - 批踢踢實業坊

#6迴圈 - 陳鍾誠的網站

#7Looping Statement: - HackMD

#8Lab 5 Verilog – Combinational Design - 成功大學

#9Verilog for迴圈範例 - 不會的就放這邊

#10[問題求助] Verilog用for語法寫合成，不可行嗎? - Chip123

#11Verilog語法

#12Verilog硬體描述語言的基本架構

#13蕭宇宏_Verilog 硬體描述語言介紹(III)_迴圈敘述 - YouTube

#14verilog for loop合成2022-在Mobile01/PTT/Yahoo上的房地產 ...

#15單元名稱：數位系統-Verilog 語法參考頁1/130

#16Verilog - 維基百科，自由的百科全書

#17verilog中的for循环 - 知乎专栏

#18(原創) 如何使用integer型別? (IC Design) (Verilog) - 博客园

#19Verilog for loop - Reference Designer

#20【筆記】Introduction to Verilog - Infinite Loop

#21Verilog for 循环语句 - 芯片天地

#22verilog中的for 循环原创 - Csdn博客

#23鎰盛(光華商場5F39R)-Verilog 晶片設計(附範例程式光碟)(第三版)

#24Algorithm Design - 演算法筆記

#25for loop inside always posedge clock - verilog - Stack Overflow

#26錯誤（10119）：Verilog HDL Loop 對帳單錯誤... - Intel

#27verilog for loop exit - 資訊書籤

#28Verilog

#29Verilog 資料型態| Verilog HDL 教學講義 - hom-wang

#30Verilog In One Day Part-II - ASIC-World

#31Forever Loop - Verilog Example - Nandland

#32FPGA Verilog HDL數位邏輯電路設計與周邊控制實戰- 課程總覽 ...

#33Verilog初级教程（16）Verilog中的控制块 - 51CTO博客

#34Chapter 5 Verilog硬體描述語言- ppt download

#35Verilog 硬體描述語言(Verilog HDL: A Guide to Digital ... - 天瓏

#36Verilog中disable關鍵字的用法及含義？ - 劇多

#37Verilog晶片設計(第4版附範例光碟) | 誠品線上

#38數位電路之後，verilog系列文(2)

#39Verilog HDL數字集成電路高級程序設計 - 博客來

#40verilog基礎語法 - tw511教學網

#41CRC-32 Verilog CRC-32 Verilog Chip Simulation - 逢甲大學

#42[08C026]FPGA/Verilog HDL數位邏輯電路設計與周邊控制實戰 ...

#43一顆只有51 行Verilog 程式碼的16 位元處理器MCU0

#44【大享】Verilog 硬體描述語言(第二版)9789861541044全華 ...

#45Verilog HDL設計練習進階（七） - 研發互助社區

#46Verilog小總結_部落格園精華區 - 古詩詞庫

#47免費申請電子類暢銷書——Verilog 晶片設計(第四版，附範例光碟

#48Looping Statements — Documentation - Verilog-AMS

#49算數運算處理器之快速雛型研究 - 中華科技大學

#50Verilog中generate语句的用法 - 电子创新网赛灵思社区

#51Verilog - Testbench 數位電路測試程式設計附範例程式及Visual ...

#52VHDL語言入門教學

#532011/11/21 Verilog程序指定

#54verilog常見語法記錄（一） - ZenDei技術網路在線

#55Verilog 晶片設計（第三版） （新書、二手書、電子書） - 讀冊

#56MATLAB,Simulink. - HDL Verifier (HDL設計驗證工具) 舊名為

#57電子式硬碟的製作__臺灣博碩士論文知識加值系統

#58Verilog 硬體描述語言介紹(I)_模組概念-fpga系统设计实践 - 大学堂

#59使用網路示例比較FPGA RTL與HLS C / C++ - BittWare

#60[問題] Verilog 二維陣列問題 - PTT 熱門文章Hito

#61[問卦] 程式能寫if 就不要用for loop？ PTT推薦- Gossiping

#62system verilog中的跳轉操作disable break continue return

#63Hello Verilator—高品質＆開源的SystemVerilog(Verilog) 模擬 ...

#64Regarding error in XILINX "Non-constant loop condition not ...

#65暑假Verilog教學課程表

#66Verilog設計例項（6）基於Verilog的各種移位暫存器實現 - ITW01

#67Force and release inside for loop with hierarchical paths

#68timing loop和combinational loop的不同 - 數位工程師的分享

#69For loop in Vivado RTL - Xilinx Support

#70FPGA教學：通過Mojo研發板介紹FPGA – 第1部分– DevicePlus

#71數位邏輯設計實用級能力認證學術科(第三版)(電子書)

#55Verilog 晶片設計（第三版）（新書、二手書、電子書） - 讀冊