為什麼這篇Phase noise 原因鄉民發文收入到精華區：因為在Phase noise 原因這個討論話題中，有許多相關的文章在討論，這篇最有參考價值！作者elf326 (小小)看板comm_and_RF標題[問題] 請問有關VCO的Flicker N...
影響VCO中Phase noise的最大因素是flicker noise(1/f noise),在Hajimiri所提出的模型
中有提到,那一般paper所提到的 upconverted flicker noise 是不是指ISF函數的Co/2項
升到振盪頻率附近?
另一個問題是,因為我有看到其它paper採用 不使用tail MOS的方法來降彽flicker noise,
因為在電路不平衡(不匹配)的狀態下在common node點會有2rd harmonic而且flicker
noise(tail MOS)會與它混頻到2倍的震盪頻率且又會跟tank的基頻作混頻進而影響輸出的
Phase noise.....
因為我有點搞混了,如果第一個問題是對的,那是不是說它的發生的物理機制就像第二個問
題的操作行為?
麻煩各位前輩幫我看看,因為我怕我觀唸錯了
抱歉喔 我敘述有點亂,謝謝喔^_^
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 218.172.245.220
> -------------------------------------------------------------------------- <
作者: ONITSUKA (你管別人怎麼想) 站內: comm_and_RF
標題: Re: [問題] 請問有關VCO的Flicker Noise
時間: Wed Jun 14 02:29:32 2006
※ 引述《elf326 (小小)》之銘言：
: 影響VCO中Phase noise的最大因素是flicker noise(1/f noise),在Hajimiri所提出的模型
: 中有提到,那一般paper所提到的 upconverted flicker noise 是不是指ISF函數的Co/2項
: 升到振盪頻率附近?
根據數學魔人Hajimiri推導的結果..
主動元件1/f noise會以C0為權重(原PO講C0升到振盪頻率怪怪的)轉換成phase noise..
使VCO低頻處之phase noise會隨著偏移頻率三次方倒數下降..
(這地方是是Harjimiri利用時變分析最大的貢獻..
修正了Leeson's model無法說明flicker nosie如何轉換成phase noise的缺點)
另外也點出了如果要改善偏移頻率較小處的phase noise..要將C0值弄小..
而C0這項代表的是VCO output waveform的奇對稱程度..
愈是奇對稱...C0愈小..這對1/f noise較高的元件而言很重要..
因為可以經由注意訊號波形來抑制1/f noise所造成的phase noise惡化..
: 另一個問題是,因為我有看到其它paper採用 不使用tail MOS的方法來降彽flicker noise,
: 因為在電路不平衡(不匹配)的狀態下在common node點會有2rd harmonic而且flicker
: noise(tail MOS)會與它混頻到2倍的震盪頻率且又會跟tank的基頻作混頻進而影響輸出的
: Phase noise.....
: 因為我有點搞混了,如果第一個問題是對的,那是不是說它的發生的物理機制就像第二個問
: 題的操作行為?
: 麻煩各位前輩幫我看看,因為我怕我觀唸錯了
: 抱歉喔 我敘述有點亂,謝謝喔^_^
這篇應該也是另個大師Steyaert的論點..
common node會有2nd harmonic除了原PO所說的cross coupled pair不match外..
另外波形不夠奇對稱(C0不夠小)也同樣會造成造成的common node會有2nd harmonic..
接著 就如同原PO所說的current source之flicker noise經混頻落入fundamental..
形成phase noise..
所以 如果是究極完美的奇對稱波形(也就是C0極小)...
common node會如同虛接地..使得current source'flicker
noise無法混頻轉成phase noise..
而就Harjimiri式子而言..1/f noise不僅指current source的..
也包含cross coupled pair..所以current source's flicker 造成的phase noise
的確是可經由C0變小改善..但應不能講這解釋第一個問題所有物理機制..
因為這物理機制還應包含了cross coupled pair的影響..
拿除了電流源的確是拿除了一個flicker noise的來源..
但沒了電流源..如果要限制power consumption..仍是要將cross coupled pair size調小..
cross coupled pair's flicker noise又會變大..這時就回到前面的Harjimiri的講法..
可能需將波形調成較佳的奇對稱..其實我是覺得真的很難講拿掉電流源改善了相位雜訊..
因為還是有其它地方因此變差..
paperOB改善phase noise的技巧太多了..但有沒有用真的令人存疑..
像Abidi也講過可以在common node掛大電容或是tank來濾2nd harmonic..
但模擬根本沒啥屁用(還是我不會用?)..連個0.Xdb都不會掉..
VCO很難有客觀的標準來比較.. 有的電流明明就較大 他也要說他的技巧造成改善..
記得2005(?)有篇paper就硬幹了數種VCO 限制同一電流下 結果有數種技巧改善有限..
有的好像還變更差..(paper我明天稍晚附上)..大家可以參考參考..
有的說只用PMOS pair則phase noise較好..因PMOS flicker noise較NMOS小..
但我研所口試時..邱煥凱說他和孟慶宗老師有討論過在TSMC CMOS .18下
PMOS和NMOS flicker noise 已差不多(我有實際模擬比較了單顆device.
似乎也如他們所說的是差不多的)..也就是phase nosie改善不明顯..
原因我也不知道 有人順便告訴我嗎?
但你還是可以看到仍然有很多paper最近發表的仍說pmos pair較佳..
所以這似乎也告訴我們不能全然相信paper..有些或許是depend on process..
如果有作過VCO的人也會知道有時候模擬時不同的VCO頻率下phase noise可以差個十dB
也就是-110 dBc/Hz @ Vt=0, -122 dBC/Hz@Vt=1.5的怪情況..
這要靠電路技巧來改真的不是很容易..這有可能是Kvco不線性所造成的..
所以Kvco往往希望作小 使這種情況儘量不要發生..
講這麼多就是覺得要照paper來改善phase noise似乎很難達成和paper一樣的功效..
我常覺得加電流較實際吧..
有錯請大家指導..
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 61.216.171.22
→ ONITSUKA:phase niose真的是個很難解釋及解決的現象..實在很難講的 06/14 02:33
→ ONITSUKA:流暢..內容有點雜..請大家包含..也請大家給我指教.. 06/14 02:35
→ ONITSUKA:或是分享實作上的心得 謝謝大家~..要去睡了..明早有王~ 06/14 02:36
推 obov:推一下 06/14 12:16
推 elf326:非常謝謝這位大大!! 小弟領悟了^_^" 06/14 13:16
推 jyhbna:推大大 不過我模擬起來pmos的確比較好耶 06/14 14:27
→ jyhbna:阿比迪的我沒有試過 不過他那篇的FOM應該還是世界紀錄吧 06/14 14:28
推 ashin1122:請教一下各位，如果要模擬mos的flicker noise是 06/14 20:03
推 ashin1122:要選Spectre中那個analysis呢? 06/14 20:06
推 ihlin:不加其他的技術的話，PMOS一定會比NMOS好的 06/15 08:40
推 ihlin:因為p-channel的mobility較低 06/15 08:41
推 ihlin:你的Vt是指Vtune嗎？如果是的話，那麼phase noise會不一樣 06/15 10:43
推 ihlin:應該是因為varactor的C-V curve的線性度在各點不同 06/15 10:45
推 ONITSUKA:是Vtune沒錯..我也覺得是kvco不線性的關係..請問大家都怎 06/15 12:36
→ ONITSUKA:麼解決他呢?我後來是把Kvco作小就比較改善了 06/15 12:37
→ ONITSUKA:至於PMOS VCO那個我當時模擬上也覺得是較好的..但口試就갠 06/15 12:38
→ ONITSUKA:是被委員講TSMC .18 flicker noise P和N沒像以前差這麼多 06/15 12:39
→ ONITSUKA:To 8F..我模擬過單顆的flicker noise..是用spice .ac跑 06/15 12:42
→ ONITSUKA:然後附上之前說要給的paper給大家參考 06/15 12:43
→ ONITSUKA:The Impact of Device Type and Sizing on Phase Noise M 06/15 12:45
→ ONITSUKA:echanisms, 2005 JSSC 06/15 12:45
推 ashin1122:原來是用spice...謝謝你的回答 06/15 14:33
推 obov:我不太理解linearity 和phase noise的關係說 06/15 19:03
→ obov:直覺想到的是因為不同Vtune, tank Q不一樣 06/15 19:03
→ obov:i大跟O大可以稍微講解一下嗎? 06/15 19:05
推 ONITSUKA:假設Vtune上的noise是定值..Kvco線性度差就代表著不同的 06/16 00:21
→ ONITSUKA:Vtune下Kvco皆是不同值..如此(noise)xKvco出來造成的頻率 06/16 00:24
→ ONITSUKA:偏移量就會不同..就是phase noise在不同的Vtune下會不同. 06/16 00:28
推 ONITSUKA:通常作VCO的人都要順便看一下Kvco的變化量是否太大.. 06/16 00:30
→ ONITSUKA:這樣會造成phase noise的差異外..Synthesizer的Stability 06/16 00:31
→ ONITSUKA:也會因為Kvco變化過大受到影響.. 06/16 00:32
推 SITC:記得tsmc p18 CMOS PMOS不一定比較好的原因是buried channel. 06/16 08:49
推 ONITSUKA:mmm..邱杯有講到這字眼.. 06/16 12:06
推 solowang:推~難得有這麼詳盡的分析 06/16 12:21
推 elf326:前幾天再調PMOS NOMS比例 為了波形對稱 兩個同等size下也可 06/16 16:11
→ elf326:以讓波形很對稱 可是之間不是相差2:1的載子移動率嗎?負電阻 06/16 16:15
→ elf326:也在需求範圍內,電壓/電流/SIZE比例的影響好難取捨 你們都갠 06/16 16:17
→ elf326:怎決定的呢? 06/16 16:23
推 opray:推~十分詳細,不過什麼是buried channel呢?? 06/16 22:25