【使用 TestMAX Advisor 提高覆蓋率和減少 Pattern 生成數量】

如何佈署提高品質的測試點，以降低 #測試 成本呢？
📣今天上午10:00 開講，立即報名了解更多！
手刀報名 >> https://eetimes.pse.is/3khevy

在電路板上設置 #測試點(test point)是在自然不過的事，目的是為了測試電路板上的零組件有沒有符合規格。想要確保 RTL 或 netlist 與掃描相容，減少測試實作時間和成本、在 RTL 或 netlist 階段儘早診斷 DFT 問題，以提高測試品質或是想要減少每百萬缺陷機會中的不良品數（DPPM），從而降低測試成本，絕不能錯過今天的研討會。😎

在本次 #線上研討會 中，您將學習使用 TestMAX 系列工具，透過自動結合新思科技 synthesis 軟體產品的分析與實作，輕鬆佈署測試點，以一步到位的方式，優化 ATPG 和 logic BIST 结果。
-----------------------------------------------------------------------------
演講日期：2021年7月28日 (三)
演講時間：10：00 a.m. - 11：30 a.m.
演講嘉賓：
✨新思科技 測試經理 Alex Yu
✨Sanechips DFT經理 李嘉良
✨新思科技 業務開發經理 周姗姗
抽獎好禮：AirPods！

【如何佈署提高品質的測試點，降低成本？】

製程工程師在檢查電路板會佈署確認電路狀態的 #測試點，究竟要如何以一步到位的方式輕鬆佈署測試點呢？🤔

測試點作為一種可 #測試 性設計技術，能夠提高測試覆蓋率，減少實現故障覆蓋目標所需的 Pattern 數量。在本次線上研討會將簡要介紹如何使用 TestMAX Advisor 分析 RTL 和門級 (gate-level) 設計，以確定插入測試點的最有效位置。此外，Sanechips 將對他們的設計流程展示他們插入測試點的成功案例。透過自動結合新思科技 synthesis 軟體產品的分析與實作，優化 ATPG 和 logic BIST 结果。
-----------------------------------------------------------------------------
演講日期：2021年7月28日 (三)
演講時間：10：00 a.m. - 11：30 a.m.
演講嘉賓：
✨新思科技 測試經理 Alex Yu
✨Sanechips DFT經理 李嘉良
✨新思科技 業務開發經理 周姗姗
抽獎好禮：AirPods 好禮！
立即報名 👉 https://eetimes.pse.is/3jyzge

#EDA #自動測試向量生成ATPG #汽車電子 #ASIL D #ISO26262

【ATPG，衡量 IC 「測試錯誤覆蓋率」的重要指標】

市場對電子產品智慧化、小型化的需求，IC 晶片的密度和集成度越來越高，導致 IC 製造商必須以更先進的製程來設計製造晶片，才能跟上市場腳步。同時，晶片複雜度提升也拉長設計驗證過程，設計人員迫切需要更具生產效率的工具以完成 16nm，10nm 甚至 7nm 製程晶片的設計任務。

新一代電子設計自動化 (EDA) 工具以新的測試生成、故障模擬及診斷引擎為基礎而設計，這些引擎運作極快速、具備超高記憶體效率且針對型樣生成優化設計，大幅減少測試型樣，進而縮短時程並降低測試矽晶成本，讓「自動測試向量生成」(Automatic Test Pattern Generation, ATPG) 工程時間，從數天大幅縮短至數小時。

ATPG 意指半導體電氣測試時，使用測試圖形向量由程式自動生成的過程，是 IC 設計驗證的重要方法，其有效性是衡量「測試錯誤覆蓋率」的重要指標。另一項作用是：能根據汽車先進駕駛輔助系統 (ADAS) 等特定產業／市場需求，在不影響測試成本的情況下提升品質，滿足對 IC 可靠性及功能安全性的嚴苛要求。

此外，重複使用經生產驗證的 ATPG 介面，可確保在 IC 設計及測試流程中達成簡單且零風險的佈署。

延伸閱讀：
《Synopsys：IC密度促生更高效設計工具》
http://compotechasia.com/a/celue___/2016/0719/32510.html

#新思科技Synopsys #TetraMAX II

[本文將於發佈次日下午轉載至 LinkedIn、Twitter 和 Google+ 公司官方專頁，歡迎關注]：
https://www.linkedin.com/company/compotechasia
https://twitter.com/lookCOMPOTECH
https://goo.gl/YU0rHY