為什麼這篇ADC取樣頻率鄉民發文收入到精華區：因為在ADC取樣頻率這個討論話題中，有許多相關的文章在討論，這篇最有參考價值！作者chenkaihsu (Harry)看板Electronics標題[問題] 關於ADC的取樣頻率...
小弟不才
現在專題開始做SAR ADC作這麼久
才發現連基本的都搞不清楚
所以我想問
關於取樣速率的問題
如果我知道50Ms/s是指1秒內取樣50M次
那一次的時間是指Sample+Hold的時間嗎??
如果sample circuit的clk訊號是如圖
http://ppt.cc/VZfR
如果是換言之
clk的頻率就是adc的取樣頻率囉??
謝謝囉!!
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 114.39.31.148
→ elfria:是的..這樣做,大概能解析到10MHz左右.. 07/29 20:06
→ ArgoNautyoyo:y 07/29 20:14
→ chenkaihsu:為什麼10MHZ?? 07/29 20:34
→ chenkaihsu:就為蛇會說到10mhz?? 07/29 20:35
推 elfria:喔..我是以實作示波器來算...10MHz以上波型會失真嚴重 07/29 21:07
推 Williamette:sampling clock的頻率就是adc的取樣頻率 07/29 23:43
→ Williamette:至於N-bit SARADC內部需要一個N*fs的clock信號 07/29 23:44
→ Williamette:如果用asyncronous SARADC就不用額外的這個N*fs clock 07/29 23:45
推 jamtu:首先你要先搞清楚什麼是sample 08/01 02:46
→ jamtu:sample是把開關打開，對後面的電容充電 08/01 02:48
→ jamtu:hold是等電容充飽電(或是充到差不多飽)的時候，把它存起來 08/01 02:48
→ jamtu:傳統上SAR電路在做計算的時候，都是在你信號hold住以後才做 08/01 02:49
→ jamtu:所以取樣一次包含了sample and hold 08/01 02:49
→ jamtu:每打開一次開關就是sample，把開關關掉就是hold... 08/01 02:50