為什麼這篇1奈米以下製程鄉民發文收入到精華區:因為在1奈米以下製程這個討論話題中,有許多相關的文章在討論,這篇最有參考價值!作者gothmog (上海極司非爾路76號)看板Tech_Job標題[新聞] 挑戰摩爾定律極限 AS...
挑戰摩爾定律極限 ASML開發1奈米製程曝光設備
2020/12/02 05:30
〔編譯盧永山/綜合報導〕
據日本Mynavi News網站報導,日前在東京落幕的二○二○年IMEC科技論壇,比利時半導體
研究機構IMEC正式公布與荷蘭半導體設備大廠艾斯摩爾( ASML)合作研發的新一代高解析
度EUV曝光技術( High NA EUV);
根據公布內容,ASML對三奈米、二奈米、一.五奈米、甚至小於一奈米製程,都做了清楚發
展規劃,顯示ASML已能開發一奈米製程的曝光設備。
摩爾定律(Moore’s law)指的是積體電路上可容納電晶體數目,約每隔十八個月增加一倍
、性能也提升一倍,近幾年來因電晶體尺寸縮小速度趨緩,業界對摩爾定律是否已到盡頭爭
論不斷。
最快二○二二年商業化
IMEC執行長范登霍夫(Luc Van den Hove)透露,該機構與ASML共同開發High NA EUV已取
得突破,即使製程到達一奈米甚至更小,製程微縮化仍會繼續,摩爾定律並不會停下來;
IMEC也在論壇上公布三奈米、二奈米、一.五奈米、甚至小於一奈米的邏輯元件製程微縮路
線圖。
晶圓代工大廠台積電和三星電子要投入二奈米以後的超精細製程,亟需高解析度及高曝光設
備;ASML已完成高NA EUV曝光設備的基本設計,型號為NXE5000系列,商業化時間預定最快
在二○二二年左右,這套新一代曝光設備將因龐大的光學系統而變得非常巨大。
范登霍夫指出,邏輯元件製程微縮的目的在於降低功耗、提高效能、減少面積以及降低成本
;隨著製程向三奈米、二奈米、一.五奈米、甚至到一奈米以下發展,他們將繼續開發微縮
製程技術,以滿足對未來先進科技應用的需求。
https://ec.ltn.com.tw/article/paper/1416411
心得:
根據先前晶圓大工大廠台積電和三星電子介紹,從 7 奈米製程技術開始,部分製程技術已
經推出了 NA=0.33 的 EUV 曝光設備,
5 奈米製程技術也達成了頻率的提升,
但對於 2 奈米以後的超精細製程技術,則還是需要能夠達成更高的辨識率和更高 NA (NA=
0.55) 的曝光設備。
事實上,過去一直與 IMEC 緊密合作開發半導體曝光技術,但為了開發使用高 NA EUV 曝光
設備,ASML 在 IMEC 的園區內成立了新的「IMEC-ASML 高 NA EUV 實驗室」,以達成共同
開發和開發使用高 NA EUV 曝光設備的相關技術。
而且,該公司還計劃與材料供應商合作,進一步進行光罩和光阻劑。
--
Sent from my iPhone 7 Plus
○ PiTT // PHJCI
--
中國國民黨中央執行委員會特務委員會特工總部,為第二次世界大戰時期汪精衛政權奉日
軍令設置於上海市的特工總部,因其所在地為上海市滬西越界築路地段的極司非爾路76號
(今萬航渡路),又被稱為76號。鄰近上海日本憲兵隊。在76號內裡常刑囚拷打重慶
分子、抗日志士。
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 223.137.49.199 (臺灣)
※ 文章網址: https://www.ptt.cc/bbs/Tech_Job/M.1606878997.A.A20.html