[爆卦]電晶體電流公式是什麼?優點缺點精華區懶人包

為什麼這篇電晶體電流公式鄉民發文收入到精華區:因為在電晶體電流公式這個討論話題中,有許多相關的文章在討論,這篇最有參考價值!作者jfsu (水精靈)看板Electronics標題Re: [請益] 關於電路模擬如何正確調整電晶...


※ 引述《problemptt (cool)》之銘言:
: 請問一下做電路設計模擬時如何調整正確電晶體的W/L比??
: 完全沒有方向感不知該如何從哪個方向下手比較好??
: 有無限多的數值 想找出大概的值如何?該怎麼找?要不然真的有點大海撈針??
: 是用電晶體電流公式代嗎?但要自己設計的話公式中似乎好像有很多變數?
: Cox各製程技術好像都不一樣,這個要如何決定?遷移率電子1350 電洞480?
: 有問學長但得到的答案都是感覺或者抓趨勢,真的沒有說有很明確的方法去調整
: 正確電晶體的W/L比嗎?
: 有人有經驗可以分享嗎?? 學不會真的不知道要怎麼繼續唸下去了?
: 謝謝

先不考慮從無到有的設計,這比較不符合目前業界的現況...XD
以你目前的問題是在於要如何針對手邊的電路跑模擬,並調整適合的W/L比。

我想,當在你要變更電路設計時,手邊至少一定要有兩份文件,一個是EDR(Electrical
Design Rule),另一個是LDR(Layout Design Rule)。
EDR讓你知道目前製程所採用的電晶體/電阻/電容...所有元件的電氣特性,包含在何種
測試條件下所得的參數,而LDR則是提供你在設計電路之初必須考慮在繪製電路佈局
(layout)的一些規範。

如果你沒有這兩個東西,那你的設計就誠如你口中那些學長的回答一樣,都是〔憑感覺〕
我只能跟你說,世界上還有很多事比腸病毒還可怕,這就是其中之一。
或許你只是弄個畢業論文或是晶片下線,在學校或許行得通,在業界可能就被打槍了。

你提到Cox好像依製程技術不同而不同,這是當然的。你可以打開用來跑模擬的
model card,裡頭一定有詳列該製程下,NMOS/PMOS/Diode/Resistor...等元件的參數
好比MOS的Vt,0.18um/0.13um/0.09um/0.045um一定都不同,甚至像Idsat,更會註明
在W,L等於多少下測得...。

關於W/L的調整,舉個例吧,最簡單的反相器(Inverter)。

參考LDR與EDR,例如某記憶體產品 0.18um製程下MOS gate length(min) = 0.6um
(純邏輯製程是0.18um,DRAM又是不同...。)

此時,在Vgs=Vds=3V下,NMOS W/L = 10/0.6可以得到200uA左右的Idsat
PMOS W/L = 10/0.65可以得到100uA左右的Idsat
從課本內我們都知道PMOS:NMOS的width要2:1,使得它的轉移特性會較好。
所以你就畫一個PMOS(20/0.65)+NMOS(10:0.6)的反相器。

然後再對照Model card裡的製程corner(SS, TT, FF..)開始驗證在不同電壓與溫度下,
直流特性,如電壓轉移特性(VTC, voltage transfer Characteristic),雜訊周邊
(Noise margin);暫態響應,如上升時間(rise time), 下降時間(fall time), 傳遞延遲
(propagation delay),功率消耗(power consumption)等等
爾後再考慮應用方面,如fanout, fanin, buffer...

此時,根據模擬結果你會得出某個範圍的W/L值,這個值可以容許製程偏差所造成的影響
當然,如果你覺得只是一顆小小的MOS,而且僅作為邏輯的反相器,size竟然用W=10um
好像太佔面積了,那你可以將此需求加入上面的驗證流程中,試著縮小size,但不違反
LDR。

最後你得出一個PMOS(4/0.65),NMOS(2/0.6)這樣一個滿足你需要的電晶體。
之後,你可以拿來作為standard lib.以用來為日後的邏輯設計作準備。

決定MOS的W與L後,過來就是畫layout。要怎麼畫,這也是一門學問,不過,不在你的
提問內,所以就先跳過。

最後,你一定要知道該元件作為某個用途時,哪個參數是重要的。
好比電子遷移率,在Si-製程中(電子:1350 cm^2/s 電洞:480 cm^2/s),但在GaAs
(電子:8500 cm^2/s 電洞:400 cm^2/s),但這些並不是考慮的重點。
好比你把MOS作成電容(MOS-connected capacitor),此時,Vt與Idsat,甚至是
電子遷移率就不是那麼重要,反而是Cox, Cg, Cb, Cd(低頻與高頻)。

--
在臺灣,何謂R&D工程師?
1.Reverse and Decap :IC反相工程,去膠,打開封裝,拍照,複製電路佈局。
2.Resign and Die :沒死的就操到辭職,沒辭職的就操到死。
3.Rework and Debug :計畫永遠跟不上變化,變化永遠跟不上老闆的一句話!
4.Relax and Delay :太過於輕鬆(Relax),那麼就會Random Death (隨時陣亡)
但是外派到大陸的臺彎郎,晚上是R (鴨)陪客戶,白天是D (豬)任人宰割!

--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 203.66.222.12
※ 編輯: jfsu 來自: 203.66.222.12 (11/27 15:19)
youwin0125:J大發文 必屬佳文 我推 11/27 15:19
pdaer:推好文 11/27 22:40
pdaer:若沒有EDR可以用一些paper上的model去跑曲線擬合抓出參數 11/27 22:42
moonls:有看有推 ! 11/27 22:58
bruan43:真詳細....我推*100 !! 11/28 02:59
bb7:可以聘他為電子電機版的客座教授嗎?XDD 11/28 11:08

你可能也想看看

搜尋相關網站