[爆卦]晶片下線流程是什麼?優點缺點精華區懶人包

雖然這篇晶片下線流程鄉民發文沒有被收入到精華區:在晶片下線流程這個話題中,我們另外找到其它相關的精選爆讚文章

在 晶片下線流程產品中有1篇Facebook貼文,粉絲數超過2,646的網紅國立陽明交通大學電子工程學系及電子研究所,也在其Facebook貼文中提到, 交大電子與工研院團隊成果於2014年國際積體電路電腦輔助設計軟體製作競賽獲獎 (中央社訊息服務20141001 13:28:46)2014年國際積體電路電腦輔助設計軟體製作競賽之獲獎名單公布,交大電子與工研院團隊研究成果獲平台開發組優等獎,獲得獎金新台幣5萬元。一年一度之「國際積體電路電腦輔助...

  • 晶片下線流程 在 國立陽明交通大學電子工程學系及電子研究所 Facebook 的最佳貼文

    2014-10-01 14:06:23
    有 43 人按讚


    交大電子與工研院團隊成果於2014年國際積體電路電腦輔助設計軟體製作競賽獲獎

    (中央社訊息服務20141001 13:28:46)2014年國際積體電路電腦輔助設計軟體製作競賽之獲獎名單公布,交大電子與工研院團隊研究成果獲平台開發組優等獎,獲得獎金新台幣5萬元。一年一度之「國際積體電路電腦輔助設計軟體製作競賽」是為鼓勵學生投入EDA領域研究與創新,以培養更多優秀的EDA人才,並加強產業界與學界交流,新思科技參與協辦教育部CAD競賽,負責「EDA平台開發組 - Verdi/Laker平台」,期將學界研發能量與EDA市場需求接軌,促進EDA領域開創性的發展。

    交大電子系陳宏明教授與工研院資通所林昌賜博士共同指導黃家麒、廖偉勛、盧冠睿等三位同學完成「Power Delivery Network Synthesis, Analysis and Optimization」技術。在積體電路製程一年比一年更微縮的情況之下,電路設計面臨了更多及更複雜的挑戰,例如,漏電流會造成積體電路所消耗的功率上升,更嚴重者會導致其無法正常運作。再者,為了提高在電路中的信號傳輸的速度,我們需要降低各電晶體的驅動電壓。但是,因為有IR-Drop的問題,每個電晶體的驅動電壓可能會因此而不足。因此,如何將電源供應網路做最佳化變成了一個重要且不能被忽略的議題。

    目前電源供應網路需要仰賴人力去布局,但人為布局在IR-Drop及晶片電源分布上無法考慮非常詳細,所以在驗證電力供應網的階段時常會因考慮不周導致無法通過驗證,造成傳統的設計流程需要在修改電力供應網和驗證之間不停的重複,而修改電源供應網路又會修改原始的布局及繞線結構,過程極為繁複。因此若能在合成電源供應網路時,考慮種種效應,並加以自動化,則可以省去許多時間,而陳宏明老師研究團隊所研發的技術不但有效地減少晶片下線流程所需的時間也提供了更好的電源供應網路,更在本競賽與新思科技之商用平台結合,發揮可商品化之效益。

    關於交大電子 ( http://www.ee.nctu.edu.tw )
    交大電子系是交大創校及全國第一個電子科系,長久以來為交大第一志願科系、國內電子電機科系亦名列前茅,已經設立超過50年,開啟了台灣高科技的教育,也奠定了台灣電子資訊產業發展的基石。五十年來交大電子在師資、課程及設備上,不僅在國內首屈一指,並與世界最著名的科系並駕齊驅,深獲各界肯定。

    報導日期:2014-10-01
    新聞來源:中央社

    http://www.cna.com.tw/postwrite/Detail/157141.aspx

你可能也想看看

搜尋相關網站