#通訊 #PCIe匯流排 #串列／解串器SerDes #寄生效應 #電磁干擾EMI #時脈資料回復CDR #訊號完整性SI #電源完整性PI

【PCIe，當匯流排速率提升後……】

隨著高速輸入／輸出 (I/O) 匯流排資料速率的提升，傳輸通道更加難以維持穩定可靠的訊號品質；造成這個挑戰的原因之一，便是匯流排訊號線所引起的寄生效應。過去 10 年來，電氣訊號線的資料速率已經從 1 Gbps 迅速提高至 25 Gbps 以上，以因應現代網路應用和高容量儲存裝置對於更高 I/O 頻寬的需求。

晶片產業還導入串列／解串器 (SerDes)，利用高速序列資料鏈路將並列資料轉換成串列資料，以更高速率進行傳輸。時至今日，千兆赫級的串列／解串器成為高階運算裝置在晶片間和電路板間使用的領先資料傳輸技術。PCI Express (PCIe) 是一種高速串列互連協定，可克服許多傳統並列匯流排的限制、解決日益成長的頻寬需求，並提供更高效能。其採用晶片間點對點串列連接，以提供高度擴展性，同時在軟體層維持與傳統 PCI 的相容性。

第三代 PCI Express 標準 (PCIe Gen3) 規定使用高速差動 I/O 訊號線，以高達 8.0 Gbps 資料速率進行傳輸，現已廣泛應用於電腦和伺服器中。工程師面臨的挑戰在於：PCIe 採用的 8 Gbps 串列鏈路會因各式各樣的物理現象而受到影響，包括交互干擾，因為阻抗不連續性發生信號反射所引起的抖動、符際干擾 (ISI)，以及因為傳輸線不平衡所引起的模式轉換。上述現象都可能導致大型系統中過度的電磁干擾 (EMI)。克服這個挑戰，需使用 PCIe 介面模擬方法。

延伸閱讀：
《確保 PCIe Gen3 通道擁有高信號品質》
http://compotechasia.com/a/ji___yong/2018/0207/38055.html
(點擊內文標題即可閱讀全文)

#是德科技Keysight

★★【智慧應用開發論壇】(FB 不公開社團：https://www.facebook.com/groups/smart.application/) 誠邀各界擁有工程專業或實作經驗的好手參與討論，採「實名制」入社。申請加入前請至 https://goo.gl/forms/829J9rWjR3lVJ67S2 填寫基本資料，以利規劃議題方向；未留資料者恕不受理。★★