摩爾定律放緩　靠啥提升AI晶片運算力？

作者 : 黃燁鋒，EE Times China
2021-07-26

對於電子科技革命的即將終結的說法，一般認為即是指摩爾定律的終結——摩爾定律一旦無法延續，也就意味著資訊技術的整棟大樓建造都將出現停滯，那麼第三次科技革命也就正式結束了。這種聲音似乎是從十多年前就有的，但這波革命始終也沒有結束。AI技術本質上仍然是第三次科技革命的延續……

人工智慧(AI)的技術發展，被很多人形容為第四次科技革命。前三次科技革命，分別是蒸汽、電氣、資訊技術(電子科技)革命。彷彿這“第四次”有很多種說辭，比如有人說第四次科技革命是生物技術革命，還有人說是量子技術革命。但既然AI也是第四次科技革命之一的候選技術，而且作為資訊技術的組成部分，卻又獨立於資訊技術，即表示它有獨到之處。

電子科技革命的即將終結，一般認為即是指摩爾定律的終結——摩爾定律一旦無法延續，也就意味著資訊技術的整棟大樓建造都將出現停滯，那麼第三次科技革命也就正式結束了。這種聲音似乎是從十多年前就有，但這波革命始終也沒有結束。

AI技術本質上仍然是第三次科技革命的延續，它的發展也依託於幾十年來半導體科技的進步。這些年出現了不少專門的AI晶片——而且市場參與者相眾多。當某一個類別的技術發展到出現一種專門的處理器為之服務的程度，那麼這個領域自然就不可小覷，就像當年GPU出現專門為圖形運算服務一樣。

所以AI晶片被形容為CPU、GPU之後的第三大類電腦處理器。AI專用處理器的出現，很大程度上也是因為摩爾定律的發展進入緩慢期：電晶體的尺寸縮減速度，已經無法滿足需求，所以就必須有某種專用架構(DSA)出現，以快速提升晶片效率，也才有了專門的AI晶片。

另一方面，摩爾定律的延緩也成為AI晶片發展的桎梏。在摩爾定律和登納德縮放比例定律(Dennard Scaling)發展的前期，電晶體製程進步為晶片帶來了相當大的助益，那是「happy scaling down」的時代——CPU、GPU都是這個時代受益，不過Dennard Scaling早在45nm時期就失效了。

AI晶片作為第三大類處理器，在這波發展中沒有趕上happy scaling down的好時機。與此同時，AI應用對運算力的需求越來越貪婪。今年WAIC晶片論壇圓桌討論環節，燧原科技創始人暨CEO趙立東說：「現在訓練的GPT-3模型有1750億參數，接近人腦神經元數量，我以為這是最大的模型了，要千張Nvidia的GPU卡才能做。談到AI運算力需求、模型大小的問題，說最大模型超過萬億參數，又是10倍。」

英特爾(Intel)研究院副總裁、中國研究院院長宋繼強說：「前兩年用GPU訓練一個大規模的深度學習模型，其碳排放量相當於5台美式車整個生命週期產生的碳排量。」這也說明了AI運算力需求的貪婪，以及提供運算力的AI晶片不夠高效。

不過作為產業的底層驅動力，半導體製造技術仍源源不斷地為AI發展提供推力。本文將討論WAIC晶片論壇上聽到，針對這個問題的一些前瞻性解決方案——有些已經實現，有些則可能有待時代驗證。

XPU、摩爾定律和異質整合

「電腦產業中的貝爾定律，是說能效每提高1,000倍，就會衍生出一種新的運算形態。」中科院院士劉明在論壇上說，「若每瓦功耗只能支撐1KOPS的運算，當時的這種運算形態是超算；到了智慧型手機時代，能效就提高到每瓦1TOPS；未來的智慧終端我們要達到每瓦1POPS。 這對IC提出了非常高的要求，如果依然沿著CMOS這條路去走，當然可以，但會比較艱辛。」

針對性能和效率提升，除了尺寸微縮，半導體產業比較常見的思路是電晶體結構、晶片結構、材料等方面的最佳化，以及處理架構的革新。

(1)AI晶片本身其實就是對處理器架構的革新，從運算架構的層面來看，針對不同的應用方向造不同架構的處理器是常規，更專用的處理器能促成效率和性能的成倍增長，而不需要依賴於電晶體尺寸的微縮。比如GPU、神經網路處理器(NPU，即AI處理器)，乃至更專用的ASIC出現，都是這類思路。

CPU、GPU、NPU、FPGA等不同類型的晶片各司其職，Intel這兩年一直在推行所謂的「XPU」策略就是用不同類型的處理器去做不同的事情，「整合起來各取所需，用組合拳會好過用一種武器去解決所有問題。」宋繼強說。Intel的晶片產品就涵蓋了幾個大類，Core CPU、Xe GPU，以及透過收購獲得的AI晶片Habana等。

另外針對不同類型的晶片，可能還有更具體的最佳化方案。如當代CPU普遍加入AVX512指令，本質上是特別針對深度學習做加強。「專用」的不一定是處理器，也可以是處理器內的某些特定單元，甚至固定功能單元，就好像GPU中加入專用的光線追蹤單元一樣，這是當代處理器普遍都在做的一件事。

(2)從電晶體、晶片結構層面來看，電晶體的尺寸現在仍然在縮減過程中，只不過縮減幅度相比過去變小了——而且為緩解電晶體性能的下降，需要有各種不同的技術來輔助尺寸變小。比如說在22nm節點之後，電晶體變為FinFET結構，在3nm之後，電晶體即將演變為Gate All Around FET結構。最終會演化為互補FET (CFET)，其本質都是電晶體本身充分利用Z軸，來實現微縮性能的提升。

劉明認為，「除了基礎元件的變革，IC現在的發展還是比較多元化，包括新材料的引進、元件結構革新，也包括微影技術。長期賴以微縮的基本手段，現在也在發生巨大的變化，特別是未來3D的異質整合。這些多元技術的協同發展，都為晶片整體性能提升帶來了很好的增益。」

他並指出，「從電晶體級、到晶圓級，再到晶片堆疊、引線接合(lead bonding)，精準度從毫米向奈米演進，互連密度大大提升。」從晶圓/裸晶的層面來看，則是眾所周知的朝more than moore’s law這樣的路線發展，比如把兩片裸晶疊起來。現在很熱門的chiplet技術就是比較典型的並不依賴於傳統電晶體尺寸微縮，來彈性擴展性能的方案。

台積電和Intel這兩年都在大推將不同類型的裸晶，異質整合的技術。2.5D封裝方案典型如台積電的CoWoS，Intel的EMIB，而在3D堆疊上，Intel的Core LakeField晶片就是用3D Foveros方案，將不同的裸晶疊在一起，甚至可以實現兩片運算裸晶的堆疊、互連。

之前的文章也提到過AMD剛發佈的3D V-Cache，將CPU的L3 cache裸晶疊在運算裸晶上方，將處理器的L3 cache大小增大至192MB，對儲存敏感延遲應用的性能提升。相比Intel，台積電這項技術的獨特之處在於裸晶間是以混合接合(hybrid bonding)的方式互連，而不是micro-bump，做到更小的打線間距，以及晶片之間數十倍通訊性能和效率提升。

這些方案也不直接依賴傳統的電晶體微縮方案。這裡實際上還有一個方面，即新材料的導入專家們沒有在論壇上多說，本文也略過不談。

1,000倍的性能提升

劉明談到，當電晶體微縮的空間沒有那麼大的時候，產業界傾向於採用新的策略來評價技術——「PPACt」——即Powe r(功耗)、Performance (性能)、Cost/Area-Time (成本/面積-時間)。t指的具體是time-to-market，理論上應該也屬於成本的一部分。

電晶體微縮方案失效以後，「多元化的技術變革，依然會讓IC性能得到進一步的提升。」劉明說，「根據預測，這些技術即使不再做尺寸微縮，也會讓IC的晶片性能做到500~1,000倍的提升，到2035年實現Zetta Flops的系統性能水準。且超算的發展還可以一如既往地前進；單裸晶儲存容量變得越來越大，IC依然會為產業發展提供基礎。」

500~1,000倍的預測來自DARPA，感覺有些過於樂觀。因為其中的不少技術存在比較大的邊際遞減效應，而且有更實際的工程問題待解決，比如運算裸晶疊層的散熱問題——即便業界對於這類工程問題的探討也始終在持續。

不過1,000倍的性能提升，的確說明摩爾定律的終結並不能代表第三次科技革命的終結，而且還有相當大的發展空間。尤其本文談的主要是AI晶片，而不是更具通用性的CPU。

矽光、記憶體內運算和神經型態運算

在非傳統發展路線上(以上內容都屬於半導體製造的常規思路)，WAIC晶片論壇上宋繼強和劉明都提到了一些頗具代表性的技術方向(雖然這可能與他們自己的業務方向或研究方向有很大的關係)。這些技術可能尚未大規模推廣，或者仍在商業化的極早期。

(1)近記憶體運算和記憶體內運算：處理器性能和效率如今面臨的瓶頸，很大程度並不在單純的運算階段，而在資料傳輸和儲存方面——這也是共識。所以提升資料的傳輸和存取效率，可能是提升整體系統性能時，一個非常靠譜的思路。

這兩年市場上的處理器產品用「近記憶體運算」(near-memory computing)思路的，應該不在少數。所謂的近記憶體運算，就是讓儲存(如cache、memory)單元更靠近運算單元。CPU的多層cache結構(L1、L2、L3)，以及電腦處理器cache、記憶體、硬碟這種多層儲存結構是常規。而「近記憶體運算」主要在於究竟有多「近」，cache記憶體有利於隱藏當代電腦架構中延遲和頻寬的局限性。

這兩年在近記憶體運算方面比較有代表性的，一是AMD——比如前文提到3D V-cache增大處理器的cache容量，還有其GPU不僅在裸晶內導入了Infinity Cache這種類似L3 cache的結構，也更早應用了HBM2記憶體方案。這些實踐都表明，儲存方面的革新的確能帶來性能的提升。

另外一個例子則是Graphcore的IPU處理器：IPU的特點之一是在裸晶內堆了相當多的cache資源，cache容量遠大於一般的GPU和AI晶片——也就避免了頻繁的訪問外部儲存資源的操作，極大提升頻寬、降低延遲和功耗。

近記憶體運算的本質仍然是馮紐曼架構(Von Neumann architecture)的延續。「在做處理的過程中，多層級的儲存結構，資料的搬運不僅僅在處理和儲存之間，還在不同的儲存層級之間。這樣頻繁的資料搬運帶來了頻寬延遲、功耗的問題。也就有了我們經常說的運算體系內的儲存牆的問題。」劉明說。

構建非馮(non-von Neumann)架構，把傳統的、以運算為中心的馮氏架構，變換一種新的運算範式。把部分運算力下推到儲存。這便是記憶體內運算(in-memory computing)的概念。

記憶體內運算的就現在看來還是比較新，也有稱其為「存算一體」。通常理解為在記憶體中嵌入演算法，儲存單元本身就有運算能力，理論上消除資料存取的延遲和功耗。記憶體內運算這個概念似乎這在資料爆炸時代格外醒目，畢竟可極大減少海量資料的移動操作。

其實記憶體內運算的概念都還沒有非常明確的定義。現階段它可能的內涵至少涉及到在儲記憶體內部，部分執行資料處理工作；主要應用於神經網路(因為非常契合神經網路的工作方式)，以及這類晶片具體的工作方法上，可能更傾向於神經型態運算(neuromorphic computing)。

對於AI晶片而言，記憶體內運算的確是很好的思路。一般的GPU和AI晶片執行AI負載時，有比較頻繁的資料存取操作，這對性能和功耗都有影響。不過記憶體內運算的具體實施方案，在市場上也是五花八門，早期比較具有代表性的Mythic導入了一種矩陣乘的儲存架構，用40nm嵌入式NOR，在儲記憶體內部執行運算，不過替換掉了數位週邊電路，改用類比的方式。在陣列內部進行模擬運算。這家公司之前得到過美國國防部的資金支援。

劉明列舉了近記憶體運算和記憶體內運算兩種方案的例子。其中，近記憶體運算的這個方案應該和AMD的3D V-cache比較類似，把儲存裸晶和運算裸晶疊起來。

劉明指出，「這是我們最近的一個工作，採用hybrid bonding的技術，與矽通孔(TSV)做比較，hybrid bonding功耗是0.8pJ/bit，而TSV是4pJ/bit。延遲方面，hybrid bonding只有0.5ns，而TSV方案是3ns。」台積電在3D堆疊方面的領先優勢其實也體現在hybrid bonding混合鍵合上，前文也提到了它具備更高的互連密度和效率。

另外這套方案還將DRAM刷新頻率提高了一倍，從64ms提高至128ms，以降低功耗。「應對刷新率變慢出現拖尾bit，我們引入RRAM TCAM索引這些tail bits」劉明說。

記憶體內運算方面，「傳統運算是用布林邏輯，一個4位元的乘法需要用到幾百個電晶體，這個過程中需要進行資料來回的移動。記憶體內運算是利用單一元件的歐姆定律來完成一次乘法，然後利用基爾霍夫定律完成列的累加。」劉明表示，「這對於今天深度學習的矩陣乘非常有利。它是原位的運算和儲存，沒有資料搬運。」這是記憶體內運算的常規思路。

「無論是基於SRAM，還是基於新型記憶體，相比近記憶體運算都有明顯優勢，」劉明認為。下圖是記憶體內運算和近記憶體運算，精準度、能效等方面的對比，記憶體內運算架構對於低精準度運算有價值。

下圖則總結了業內主要的一些記憶體內運算研究，在精確度和能效方面的對應關係。劉明表示，「需要高精確度、高運算力的情況下，近記憶體運算目前還是有優勢。不過記憶體內運算是更新的技術，這幾年的進步也非常快。」

去年阿里達摩院發佈2020年十大科技趨勢中，有一個就是存算一體突破AI算力瓶頸。不過記憶體內運算面臨的商用挑戰也一點都不小。記憶體內運算的通常思路都是類比電路的運算方式，這對記憶體、運算單元設計都需要做工程上的考量。與此同時這樣的晶片究竟由誰來造也是個問題：是記憶體廠商，還是數文書處理器廠商？(三星推過記憶體內運算晶片，三星、Intel垂直整合型企業似乎很適合做記憶體內運算…)

(2)神經型態運算：神經型態運算和記憶體內運算一樣，也是新興技術的熱門話題，這項技術有時也叫作compute in memory，可以認為它是記憶體內運算的某種發展方向。神經型態和一般神經網路AI晶片的差異是，這種結構更偏「類人腦」。

進行神經型態研究的企業現在也逐漸變得多起來，劉明也提到了AI晶片「最終的理想是在結構層次模仿腦，元件層次逼近腦，功能層次超越人腦」的「類腦運算」。Intel是比較早關注神經型態運算研究的企業之一。

傳說中的Intel Loihi就是比較典型存算一體的架構，「這片裸晶裡面包含128個小核心，每個核心用於模擬1,024個神經元的運算結構。」宋繼強說，「這樣一塊晶片大概可以類比13萬個神經元。我們做到的是把768個晶片再連起來，構成接近1億神經元的系統，讓學術界的夥伴去試用。」

「它和深度學習加速器相比，沒有任何浮點運算——就像人腦裡面沒有乘加器。所以其學習和訓練方法是採用一種名為spike neutral network的路線，功耗很低，也可以訓練出做視覺辨識、語言辨識和其他種類的模型。」宋繼強認為，不採用同步時脈，「刺激的時候就是一個非同步電動勢，只有工作部分耗電，功耗是現在深度學習加速晶片的千分之一。」

「而且未來我們可以對不同區域做劃分，比如這兒是視覺區、那兒是語言區、那兒是觸覺區，同時進行多模態訓練，互相之間產生關聯。這是現在的深度學習模型無法比擬的。」宋繼強說。這種神經型態運算晶片，似乎也是Intel在XPU方向上探索不同架構運算的方向之一。

(2)微型化矽光：這個技術方向可能在層級上更偏高了一些，不再晶片架構層級，不過仍然值得一提。去年Intel在Labs Day上特別談到了自己在矽光(Silicon Photonics)的一些技術進展。其實矽光技術在連接資料中心的交換機方面，已有應用了，發出資料時，連接埠處會有個收發器把電訊號轉為光訊號，透過光纖來傳輸資料，另一端光訊號再轉為電訊號。不過傳統的光收發器成本都比較高，內部元件數量大，尺寸也就比較大。

Intel在整合化的矽光(IIIV族monolithic的光學整合化方案)方面應該是商業化走在比較前列的，就是把光和電子相關的組成部分高度整合到晶片上，用IC製造技術。未來的光通訊不只是資料中心機架到機架之間，也可以下沉到板級——就跟現在傳統的電I/O一樣。電互連的主要問題是功耗太大，也就是所謂的I/O功耗牆，這是這類微型化矽光元件存在的重要價值。

這其中存在的技術挑戰還是比較多，如做資料的光訊號調變的調變器調變器，據說Intel的技術使其實現了1,000倍的縮小；還有在接收端需要有個探測器(detector)轉換光訊號，用所謂的全矽微環(micro-ring)結構，實現矽對光的檢測能力；波分複用技術實現頻寬倍增，以及把矽光和CMOS晶片做整合等。

Intel認為，把矽光模組與運算資源整合，就能打破必須帶更多I/O接腳做更大尺寸處理器的這種趨勢。矽光能夠實現的是更低的功耗、更大的頻寬、更小的接腳數量和尺寸。在跨處理器、跨伺服器節點之間的資料互動上，這類技術還是頗具前景，Intel此前說目標是實現每根光纖1Tbps的速率，並且能效在1pJ/bit，最遠距離1km，這在非本地傳輸上是很理想的數字。

還有軟體…

除了AI晶片本身，從整個生態的角度，包括AI感知到運算的整個鏈條上的其他組成部分，都有促成性能和效率提升的餘地。比如這兩年Nvidia從軟體層面，針對AI運算的中間層、庫做了大量最佳化。相同的底層硬體，透過軟體最佳化就能實現幾倍的性能提升。

宋繼強說，「我們發現軟體最佳化與否，在同一個硬體上可以達到百倍的性能差距。」這其中的餘量還是比較大。

在AI開發生態上，雖然Nvidia是最具發言權的；但從戰略角度來看，像Intel這種研發CPU、GPU、FPGA、ASIC，甚至還有神經型態運算處理器的企業而言，不同處理器統一開發生態可能更具前瞻性。Intel有個稱oneAPI的軟體平台，用一套API實現不同硬體性能埠的對接。這類策略對廠商的軟體框架構建能力是非常大的考驗——也極大程度關乎底層晶片的執行效率。

在摩爾定律放緩、電晶體尺寸微縮變慢甚至不縮小的前提下，處理器架構革新、異質整合與2.5D/3D封裝技術依然可以達成1,000倍的性能提升；而一些新的技術方向，包括近記憶體運算、記憶體內運算和微型矽光，能夠在資料訪存、傳輸方面產生新的價值；神經型態運算這種類腦運算方式，是實現AI運算的目標；軟體層面的最佳化，也能夠帶動AI性能的成倍增長。所以即便摩爾定律嚴重放緩，AI晶片的性能、效率提升在上面提到的這麼多方案加持下，終將在未來很長一段時間內持續飛越。這第三(四)次科技革命恐怕還很難停歇。

資料來源：https://www.eettaiwan.com/20210726nt61-ai-computing/?fbclid=IwAR3BaorLm9rL2s1ff6cNkL6Z7dK8Q96XulQPzuMQ_Yky9H_EmLsBpjBOsWg

【好文推薦】腦力科技之四：要複雜還是要簡單

成大資工係蘇文鈺教授從台灣企業看輕底層IT（忽略對OS、編譯器等等底層技術的投入）的價值，只顧搶商機的幾個真實小故事，來談臺灣資訊產業的困境和短視。

好文一篇，經蘇老師同意特轉貼！

"許多傳統的技術因為其他領域的技術的高度發展而導致被淘汰，也有許多早被丟棄在一邊多年的技術卻因此而重生。可是因為許多人無法看到幾個世代以來的技術發展過程，也欠缺終身學習的思維，因此常常固執的固守一項當下看來成功的技術與做法，這些人或公司最終都是會招致失敗的後果。

by 成功大學資訊工程學系蘇文鈺教授"

之前的po文，我修了一下文字。若是之前看過的可以跳過。

[腦力科技之四 要複雜還是要簡單]

前面說到的Dave Wilson要價數十萬美元的喇叭WAMM是個大傢伙，整個喇叭是多個分開的模組所構成，非常複雜，所以一般不熟WAMM人要把它調整好是很困難的，難怪要出動Dave Wilson本尊才行。問題是要聽好聲音一定要弄得這麼複雜嗎?

簡單的喇叭，一顆單體裝在一片木板上就可能可以很好聽了。到底要複雜，還是要簡單，其實這問題說是難回答的也不見得，想通後，也可以很簡單。以下是聖嚴師父說過的一個故事:

在我小的時候，有一天傍晚，我父親跟我正好經過一條河邊的小路，有一群鴨子本來在河岸上休息，見到我們父子倆走過，或許是受驚了，也或許是要讓路給我們，總之一群鴨子全部都下了河，從河的這一邊，游到另一邊去。接著又上岸去玩了。
父親看著在河裡游的鴨子，告訴我說：「孩子，你看到了嗎？這群鴨子裡，有大鴨、有小鴨。大鴨游出來的是大的路，小鴨游出來的是小的路。不管是大路還是小路，都是自己游出來的路，而且都到了河的對岸。」
又說：「孩子啊，人要學這些鴨子。你長大之後，不管游出大路或小路都沒有關係。可是不游是不行的，因為不游的話就沒有路可走了。」

也就是說，簡單有簡單的用處，複雜的有複雜的好，做的好，都有活路。

我們這個年紀的人當年用的是Apple II，學程式是從Basic入手，然後是Fortran，接著是Pascal和C，後兩者最大的障礙是要把當時認為抽象的資料結構(data structure)以及資料存放的位址(address)和指標(pointer)的關係搞懂。相對於Basic不知到複雜多少，可是用C能做的事，其實用 Basic也做的到，只不過後者做起來可能會很麻煩而已，程式可讀性與可再被利用性會大幅降低。後來一點我才知道其實所有的高階語言都會透過編譯器(compiler)轉為更低階的assembly(組合語言)，所以實際上電腦是依照組合語言一步一步執行的，一個高階語言的指令通常是以多個低階語言來完成。當年在開發工具不足的情況下，我甚至被迫要直接用6502與Z80的機器碼(machine code)來寫程式，因為當時根本沒有如現在這些方便的滑鼠，鍵盤與螢幕可以用。一份工作是要用高階一點的語言來實做，還是用低階的語言來完成，應該依照需求與當下的技術成熟狀況來決定，而不是高階的就一定比較好，低階的就比較一定差，例如多數驅動程式，不用低階語言來做是不行的。反之亦然。

後來我的工作跟使用TI(德州儀器)的C3X與C4X等數位訊號處理器(Digital Signal Processors)有關，一些數位訊號處理的程式我與我的夥伴們都用組合語言來寫，因為編譯器轉出來的程式執行效率實在太差了。可是幾年以後，編譯器越來越強大，所編出來的程式的效能就慢慢提高了，在非關鍵處，我們已經不再堅持用組合語言來寫了。

後來的程式語言越演變越複雜，功能也越來越強大，從簡單的C，到後來的物件導向(Object Oriented)，從為數不多的語言，到因為不同的需求而被開發的新語言如Java，LISP，Pearl，Python，Forth等等甚至有為了設計電路的硬體描述語言(HDL) ，慢慢的學校裡對組合語言的要求變少，學生也不願意學，造成許多需要低階語言的工作找不到人來做，不然就只好把人招進了公司後再來訓練。緊接著，為了不同的目的而開發的新的工具軟體變多了，例如為了特殊的資料流(data flow)程式模型而被開發的StreamIt，以至於目前開發iOS App而廣為使用的Object C(我們之後有機會再來談這個語言)，為了平行程式所被開發的如OpenMP或MPI(Message Passing Interface)，這世界上有關於寫程式這件事所被開發出了來工具多到滿出來，編譯器與中介軟體(middleware)越來越強大，各式各樣的新語言，新應用等等就越多。可是不要忘了，即使是有這麼多五花八門的產物，這世界上有一些角落裡的工作還是需要使用組合語言來做。

有些事需要用複雜的方式來做，有的事卻需要用簡單的方式來做。原本一隻簡單的程式，因為可以平行化，如今我們因為有多核心的機器與可平行的程式模型可以用，所以程式設計師會用更複雜的方式如多執行緒(multithread)，資料流(data flow)，Map-Reduce(如Hadoop)，CUDA與OpenCL等來實做，程式的複雜度看起來提高很多，可是執行所需的時間實際上卻大幅降低。又如，在數位訊號處理裡常用的旋積(Convolution)，本來是可以用沒幾行的程式就可以寫出來，但是因為快速富利葉轉換(FFT)的關係，讓我們可以在頻率域(Frequency Domain)裡運算以減少計算時間，但是程式複雜度卻高出許多。可是，因為多核心架構硬體與平行的程式模型的出現，加上時間域(Time Domain)的旋積具備高度可平行化的特性，現在反而是回到時間域來計算要快得多，同時也少了一些在頻率域(Frequency Domain)運算所造成的缺點，過去為了在頻率域運算所開發出來的演算法反而變得沒有多大用處了。

許多傳統的技術因為其他領域的技術的高度發展而導致被淘汰，也有許多早被丟棄在一邊多年的技術卻因此而重生。可是因為許多人無法看到幾個世代以來的技術發展過程，也欠缺終身學習的思維，因此常常固執的固守一項當下看來成功的技術與做法，這些人或公司最終都是會招致失敗的後果。

以上我們說了許多軟體的發展，接著來說硬體，尤其是電腦的核心，CPU(中央處理單元)，也就是大家常聽到的Intel Pentium，IBM PowerPC或是ARM Cortex等等。早年的CPU如Apple II用的6502到今日的主流多核心CPU，其複雜度不知道已經高出多少倍，30年前的大型主機(我大學時用的是CDC Cyber，全校共用)的計算能力可能比不上今天的一部桌上型電腦。有一陣子，簡單架構的CPU不容易被聽到(但是實際上他們的用處很廣呢!)，一般人知道的CPU都是INTEL出的(因為廣告打得兇)，那時的人類似乎除了INTEL X86架構的CPU之外都不需要其他的了。可是曾幾何時，INTEL感受到ARM的架構簡單的省電CPU的強力威脅，所以INTEL也希望把它的CPU變成簡單又省電，但是與此同時，ARM卻在把它的CPU變得功能更強大，但是卻也更耗電。你們說，這兩家公司在爭的商機是甚麼呢?相信只要在這個產業的人都知道他們在玩什麼把戲。大家都知道的東西，在CPU設計落後先進國家的台灣在高階CPU上也就沒什麼好搶的了，那台灣的機會在哪裡呢?(當然，現在的聯發科跟晶心科技這兩家策略與市場都不一樣的公司看來是很有機會佔有一定的市場，有興趣的人可以去研究一下這兩家公司的CPU策略)

有一天，有朋友打電話給我，聊起他現在的公司也在做CPU，而且是八位元，或甚至位元數更低的CPU。我說，這麼低單價的東西有什麼好做的。他說，其實市場的量真正大的是簡單型的CPU，因為太多應用只需要用到簡單的CPU，這時連8051都還嫌太複雜，而且目前設計界常用的Arduino也可以在稍微複雜一點的八位元CPU跑起來。只要做的夠便宜夠省電，利潤還是有的。但是這其中還有一個大問題，那就是即使是這麼簡單的CPU，在今天的情況，工具鍊(toolchain)還是要完整，才會賣得出去。他問我可不可以幫他做編譯器，我說這非我專長，實在是愛莫能助。我不禁想，這年頭連賣一顆幾毛錢的CPU都要開始建完整工具鍊了，這錢還真難賺啊!

又有一次，有間廠商打電話過來問我有沒有興趣做一個建教合作計畫，是關於多核心的系統軟體的。那時候我一聽到多核心，腎上腺素就上來了，也沒多問細節就說可以見面討論。過兩天，我們一起聚在一起開了個會，才知道這個多核心原來是拿8051來當核心。我心想，連8051都拿來做多核心，會不會太奇怪。不過既然廠商堅持有他們的市場與考量，也可以賣得出去，我這商場門外漢就不好說甚麼了。接下來廠商希望我們可以幫忙做兩件事，第一件是為這顆多核心打造一個多核心作業系統，第二件是做一套中介軟體讓不同核心之間可以快速交換資料。當我心裡還在盤算著，且認為這應該可以做得到的時候，接著聽到的話讓我差點從椅子上掉下來。他說，但是這一切希望在16K bytes之內做到，而且在半年內做完，經費是30萬。接著我只能說我願意考慮看看，其實心裡說的是謝謝再連絡並祝福他們會成功，一刻鐘後我堆滿一臉笑容來隱藏底下的鐵青送他們出門。

這些事讓我想起來台灣過去幾年有關IC設計的問題，甚至是更多產業所面對的問題。那就是太重視硬體了，以為只要把硬體做出來，就可以賣出去的時代早就已經過去了，而目前全世界最大的高科技公司其實都是軟體為主的公司，連聯發科的軟體工程師數目早就超過硬體工程師的數目了。假如連一顆八位元的不到的CPU都需要一大堆軟體工具鍊，那麼我實在不清楚很多公司只注重看來是實際出貨用的硬體在想什麼，會逐漸失去商機不奇怪啊!我自己會想，要是早個十年我知道軟體的工具練會這麼重要，那麼我不就賺翻了嗎?可是上面的第二個故事告訴我，在台灣，不被重視的就是不被重視，早做也沒用。很多廠商把技術看得太廉價了，但是這家公司至少還願意出錢，有的台灣公司即使本身很賺錢卻根本就連錢都不出就想獲得技術。

2010之前的好幾年，韓國的政府讓許多家大學(我沒記錯的話是八家，連漢陽與首爾都在其中)，參與企業(就是三星啦!)一起trace Android的核心的時候，台灣在做甚麼呢?大喊自由軟體，然後只要寫寫不知道能不能用的Java　App就可以有獎金或補助。等到三星智慧型手機崛起，火燒屁股時，才急急忙忙由政府底下的若干研究單位出面協調，同時希望學界也能出面幫忙。

這整件事的荒謬在於，第一，商場如戰場，都火燒屁股，要馬上上戰場去賣的東西讓學界來幫忙怎麼會來得及呢？第二，學生寫的軟體你敢用嗎？一旦有bug不是退貨退到瘋掉？第三，這種核心技術早就該知道要做了，不然派個探子去美國，甚至是韓國轉一圈，也知道人家在做甚麼。然後，既然都火燒屁股又要找學界專家來幫忙，為什麼不乾脆花大錢挖學界懂這東西的一整個團隊進公司體系，還要找官方與半官方的機構出面協調，這不是浪費時間呢？台灣不是最流行超時工作，讓工程師燒肝（燒乾）工作的嗎？高薪一堆人進來，以台灣工程師的素質之高，其實不會沒救的。不過，我看到的情況只能用失望兩個字來形容。

有時人要挖空心思才可以看到商機，有時只要好好照著道理來做就會有商機，賣系統（不管是複雜到手機還是其他簡單的系統應用IC）卻不重視軟體就是沒照著道理來做。目前台灣所製造的電腦產品，只要是要用到稍微大型的軟體系統如Android，或甚至是小到一個小型的RTOS(即時作業系統)，有多少是台灣所原創的呢？不能原創的原因很多，公司不重視軟體人才此其一，會教又提供學生實作機會的學校不多（因為做這類苦工無法出High Impact Factor的論文啊！）也是主因，政府科技與教育政策一樣難辭其咎。以編譯器（compiler）這樣傳統的學問來說，不管時代怎麼變，不變的是它對產業總是非常的重要，學校裡有多少人還在做編譯器的研究呢？再來恐怕都要找不到人來教了，因為有多少教授願意做一個傳統又難以發表High Impact Factor論文的研究呢？過幾年，整個硬體產業要是變成硬體慘業，我是一點也不意外。即使沒完蛋，還不是要乖乖每年繳一大堆權利金給外國提供軟體的廠商嗎？

你若是問我，難道台灣真的沒有那種看到軟體工具鍊與大型軟體的機會，堅持信念，終於媳婦熬成婆的團隊嗎？當然有，我也好希望我也是其中之一。可惜我沒有這麼堅強的毅力，要不然也不用在這裡狗吠火車了。

前面說過的話，這裡再重複一遍，但是用意與前面不同，這裡是希望為上面這幾段故事做小結：

許多傳統的技術因為其他領域的技術的高度發展而導致被淘汰，也有許多早被丟棄在一邊多年的技術卻因此而重生。可是因為許多人無法看到幾個世代以來的技術發展過程，也欠缺終身學習的思維，因此常常固執的固守一項當下看來成功的技術與做法，這些人或公司最終都是會招致失敗的後果。

時代在改變，有些事也會跟著變，但是有些事卻也一直不變，變與不變之間，要視實際狀況決定。就跟聖嚴師父說的一樣，大鴨子與小鴨子，只要願意努力前進，都可以游出自己的路。